IEEE1588 PTP

文档参考http://xilinx.eetop.cn/viewnews-2459

• PTP协议简介

IEEE1588 x协议定义了5种类型的传输报文:

同步报文（sync）

跟随报文（follow_up）

延时请求报文（delay_req）

延时响应报文（delay_resp）

管理报文（management）

其中前4种主要用于时间戳交换，具体的时间戳交换过程如下图所示：

时间戳同步过程包括主节点Master，从节点Slave，主节点和从节点都是利用晶振维持本地时钟。同步的目的是使从节点的本地时钟的时间戳鱼主节点本地时钟的时间戳达到相对同步。未同步时，从节点相对主节点有一个时间偏差offset。同步的过程能够计算出这个偏差。

    主时钟周期性地向从时钟发送同步报文SYNC，这个报文没有任何有效数据，但是当SYNC发出时，master能够记录下来时间戳t1,当slave接收到SYNC，slave能够记录下来时间戳t2。为了让slave也知道t1，稍后master向slave发送跟随报文FOLLOW_UP,这个报文中包含了t1这个有效数据。

    然后，为了计算master到slave的延时，在slave接收到FOLLOW_UP后一段时间，slave向master发送一个DELAY_REQ报文。和SYNC 类似，当DELAY_REQ离开slave时记录时间戳t3，当DELAY_REQ到达master时，master得到时间戳t4。一段时间后，master再向slave发送DELAY_RESP报文，这个报文中包含了t4,从而得到了4个时间戳t1,t2,t3,t4。

       

    由上分析，PTP主从节点链路对称与否会影响offset的计算，从而影响时间戳的同步精度。

    另外，由于主节点和从节点需要本地晶振维护本地时钟。而随着时间的积累，晶振存在频率飘逸，并且不同晶振的固有频率也会偏差，这两个属性都会影响时钟同步的精度。

  为了实现高精度时间同步，设计系统时应该同时考虑到主从节点链路的对称性和晶振的特性。

 

CLK1: 主节点晶振时钟
CLK2: 从节点从主节点接收到的时钟，由于有一段长的传播路径，因而Clk2相对clk1会有一个相位差。为了在主节点测量相位差，clk3是从节点将clk2直接发送到主节点而得到的时钟，因而Clk3相对于Clk2又会有一个相位差。

对于时间戳t1，t1指的是SYNC包从主节点发出的时刻，触发时钟为CLK1,而时间戳时钟是主节点的系统时钟clk1，因而t1是精确的。
对于时间戳t2，t2指的是SYNC包到达从节点的时刻，触发时钟为clk2，而时间戳时钟是从节点的系统时钟clk2，因而t2也是精确的。
对于时间戳t3，t3指的是DELAY_REQ包从从节点触发出的时刻，触发时钟为clk2，而时间戳时钟为从节点的系统时钟clk2，因而t3也是精确的。
对于时间戳t4，t4指的是DELAY_REQ包到达主节点时的时刻，触发时钟为clk3，而时间戳时钟为主节点的系统时钟clk1，因而t4不是精确的，是有偏差的。

而精确的t4p应该是在t4之前：