自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(11)
  • 问答 (1)
  • 收藏
  • 关注

原创 The preferences of “An Overview of Speech Dereverberation“

Preferences[1] H. Yiteng, J. Benesty, and C. Jingdong, “A blind channel identification-based two-stage approach to separation and dereverberation of speech signals in a reverberant environment,” IEEE Transactions on Speech and Audio Processing,

2020-11-03 21:20:03 126

转载 ASCII、Unicode、UTF-8的关系

2020.9.17学习笔记。1,ASCII由于计算机是美国人发明的,因此,最早只有127个字符被编码到计算机里,也就是大小写英文字母、数字和一些符号,这个编码表被称为ASCII编码,比如大写字母A的编码是65,小写字母z的编码是122。2,Unicode结果每种语言都有字节的编码表,同时使用多国语言会产生乱码。Unicode把所有语言都统一到一套编码里,这样就不会再有乱码问题了。Unicode标准也在不断发展,但最常用的是UCS-16编码,用两个字节表示一个字符(如果要用到非常偏僻的字符,就需要4

2020-09-17 16:45:44 85

原创 2020.8.22 matlab实现Z反变换

一,常用Z逆变换的方法1,围线积分法(留数法)2,部分分式展开法(计算复杂,无法手算)3,幂级数展开法(长除法)二,matlab提供的函数1,residuez(另有residue是算连续拉普拉斯变换的)设X(z)=b0+b1z−1+…+bMz−M1+a1z−1+…+aNz−NX(z)=\frac{b_0+b_1z^{-1}+…+b_Mz^{-M}}{1+a_1z^{-1}+…+a_Nz^{-N}}X(z)=1+a1​z−1+…+aN​z−Nb0​+b1​z−1+…+bM​z−M​[r,p,

2020-08-23 09:05:04 7262

原创 Bytes和bits的区别

Bytes和bits的区别Bit意为“位”或“比特”,是计算机运算的基础,属于二进制的范畴;Byte意为“字节”,是计算机文件大小的基本计算单位;通常用bit来作数据传输的单位。在应用层通常是用byte来作单位,表示文件的大小。比如一个字符就是1byte,如果是汉字,则是2byte。换算1 Byte = 8 bits(1B=8b)1 KB = 1024 Bytes1 MB = 1024 KB1 GB = 1024 MB...

2020-08-21 10:36:23 2959

原创 verilog语言入门 - 多路选择器 2选1 和4选1

多路选择器一,二选一选择器——————————————————————————————// module top, 选择器(mux)的代码,module top(IN0 , // input 1IN1 , // input 2SEL , // selectOUT ); // out dataparameter WL ...

2019-11-10 15:18:43 6407 1

原创 实例化电路模块并互联

实例化电路模块并互联Verilog代码的重要功能之一是实例化电路模块,并且对这些模块进行布线连接每个被实例化的Verilog module 就如同某个型号的芯片, 每对该module的一次实例化,就如同使用了一次该芯片。同样,把各个实例化的module的信号连接起来,就如同在电路元件之间用导线进行互联一样。以下代码演示了在顶层模块中,把一个加法器实例化了2次。2个加法器实例对象的输入输出...

2019-11-10 14:49:41 511

原创 Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路

Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路软件:Quartus9.1代码如下:————————————————————————————————// module top, 边沿捕获器代码,module top(CLK , // input clockIN , // inputOUT ); // outputinput ...

2019-11-10 14:40:06 719

原创 利用74161计数器芯片设计二十进制的计数器

利用74161计数器芯片设计M=20的计数器一.实验内容1.利用74161计数器芯片设计一个M=20的计数器2.利用Quartus软件进行设计和仿真3.观察仿真波形二.实验步骤1,新建工程2,新建bdf文件3,双击空白处搭建电路:4,对电路进行编译5,新建vwf文件设置输入波形6,开始仿真,观察输出波形三.总结通过波形可以看到此电路功能为二十进制的计数器...

2019-10-20 15:40:28 4186

原创 用74161计数器芯片 设计十二进制计数器

新建BDF文件,搭建电路波形仿真

2019-10-20 14:49:05 9456

原创 用2片3-8译码器拼接成4-16译码器

用2片3-8译码器拼接成4-16译码器电路搭建波形仿真可观察到有竞争冒险现象产生。

2019-10-20 14:25:09 7276

原创 windows安装quartus9.1失败常见错误&解决方法

常见错误:1,破解失败2,打不开软件跳出错误显示Internal Error: Sub-system: ATCL, File:……解决方法(请保证完成以下全部步骤):1,安装路径中不可以出现中文2,关闭360安全卫士对文件读取的监控3,断开网络4,取消quartus的自动更新...

2019-10-14 13:12:45 6450

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除