quartus
NueyLi
这个作者很懒,什么都没留下…
展开
-
verilog语言入门 - 多路选择器 2选1 和4选1
多路选择器一,二选一选择器——————————————————————————————// module top, 选择器(mux)的代码,module top(IN0 , // input 1IN1 , // input 2SEL , // selectOUT ); // out dataparameter WL ...原创 2019-11-10 15:18:43 · 10593 阅读 · 1 评论 -
实例化电路模块并互联
实例化电路模块并互联Verilog代码的重要功能之一是实例化电路模块,并且对这些模块进行布线连接每个被实例化的Verilog module 就如同某个型号的芯片, 每对该module的一次实例化,就如同使用了一次该芯片。同样,把各个实例化的module的信号连接起来,就如同在电路元件之间用导线进行互联一样。以下代码演示了在顶层模块中,把一个加法器实例化了2次。2个加法器实例对象的输入输出...原创 2019-11-10 14:49:41 · 1036 阅读 · 0 评论 -
Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路
Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路软件:Quartus9.1代码如下:————————————————————————————————// module top, 边沿捕获器代码,module top(CLK , // input clockIN , // inputOUT ); // outputinput ...原创 2019-11-10 14:40:06 · 1015 阅读 · 0 评论 -
利用74161计数器芯片设计二十进制的计数器
利用74161计数器芯片设计M=20的计数器一.实验内容1.利用74161计数器芯片设计一个M=20的计数器2.利用Quartus软件进行设计和仿真3.观察仿真波形二.实验步骤1,新建工程2,新建bdf文件3,双击空白处搭建电路:4,对电路进行编译5,新建vwf文件设置输入波形6,开始仿真,观察输出波形三.总结通过波形可以看到此电路功能为二十进制的计数器...原创 2019-10-20 15:40:28 · 7243 阅读 · 0 评论 -
用74161计数器芯片 设计十二进制计数器
新建BDF文件,搭建电路波形仿真原创 2019-10-20 14:49:05 · 15168 阅读 · 0 评论 -
用2片3-8译码器拼接成4-16译码器
用2片3-8译码器拼接成4-16译码器电路搭建波形仿真可观察到有竞争冒险现象产生。原创 2019-10-20 14:25:09 · 16620 阅读 · 0 评论 -
windows安装quartus9.1失败常见错误&解决方法
常见错误:1,破解失败2,打不开软件跳出错误显示Internal Error: Sub-system: ATCL, File:……解决方法(请保证完成以下全部步骤):1,安装路径中不可以出现中文2,关闭360安全卫士对文件读取的监控3,断开网络4,取消quartus的自动更新...原创 2019-10-14 13:12:45 · 7661 阅读 · 0 评论