一周掌握 FPGA VHDL Day 3

三、VHDL语句

3.1 并行语句

在结构体中的执行是同时进行，执行顺序与书写顺序无关。

• 并行信号赋值语句
  • a. 简单赋值语句
    目标信号名 <= 表达式（目标信号的数据类型与右边表达式一致）

• • b. 选择信号赋值语句

  选择值要覆盖所有可能情况，若不能一一指定，用OTHERS为其他情况找个出口；
  选择值必须互斥，不能出现条件重复或重叠的情况。

  

  

  

• • c. 条件信号赋值语句

  

  各赋值语句有优先级的差别，按书写顺序从高到低排列；
  各赋值条件可以重叠。 

  

• • d. 进程语句
    进程语句定义顺序语句模块，用于将从外部获得的信号值，或内部的运算数据向其他的信号进行赋值。
    进程本身是并行语句，但内部是顺序语句；
    进程只有在特定的时刻（敏感信号发生变化）才会被激活。 进程的工作原理
    ［进程标号：］ PROCESS //（敏感信号参数表）一个进程可以有多个敏感信 号，任 一敏感信号发生变化都会激活进程
    
    ［声明区］；//在进程中起作用的局部变量
    BEGIN
    顺序语句
    END PROCESS ［进程标号］；
     
    • 进程的工作原理

• 

• • • 进程与时钟
      在每个上升沿启动一次进程（执行进程内所有的语句）。
• • 进程的启动
    当process的敏感信号参数表重没有列出任何敏感信号时，进程通过wait语句启动。
    ARCHITECTURE Behavior OF state IS
    BEGIN
    PROCESS －－敏感信号列表为空
    BEGIN
    wait until Clock; －－等待clock激活