VHDL的顺序语句

上次我们了解了VHDL语言的并行语句，现在我们来学习VHDL的顺序语句。
顺序语句与并行语句共同构成了VHDL的描述语言，是VHDL作为硬件描述语句的一个特点。顺序语句只在仿真时间上是相对并行语句而言的，实际硬件的运行不一定是顺序执行的。
VHDL语言支持的并行语句主要有以下几种：

• 赋值语句
• wait语句
• after语句
• if语句
• case语句
• null语句
• loop语句
• exit语句
• next语句
• assertion/report语句
• return语句

顺序语句在VHDL程序中的位置
顺序语句只出现在进程、过程和函数中，举例如下：

--在进程中出现的位置
process（敏感信号列表）
--声明部分
begin
		顺序语句1；
		顺序语句2；
		...
		顺序语句n；
end process;
--在过程中出现的位置
procedure 过程名（参数列表）is
--声明部分
begin
		顺序语句1；
		顺序语句2；
		...
		顺序语句n;
end process；
--在函数中的位置
function 函数名（参数列表）return 返回值类型 is
--声明部分
begin
		顺序语句1；
		顺序语句2；
		...
		顺序语句n；
		return 返回值
end 函数名；

顺序语句的并行执行
顺序语句是VHDL描述语言重要组成部分，但是不能从字面意义上面理解为顺序语句在硬件上就是一条一条地顺序执行，应该从硬