bladeRF 2.0 micro xA4产品介绍

无线通信实验室

已于 2024-05-11 16:28:44 修改

阅读量3.3k

点赞数 2

分类专栏： BladeRF 文章标签： bladerf SDR 软件无线电

于 2021-04-10 22:44:15 首次发布

本文链接：https://blog.csdn.net/OpenSourceSDR/article/details/115585333

版权

BladeRF 专栏收录该内容

6 篇文章 8 订阅

订阅专栏

本文内容、开发板及配件仅限用于学校或科研院所开展科研实验!

本文介绍bladeRF 2.0 micro xA4 SDR开发板的基本功能和产品特性。

一、产品简介

二、核心器件

1、Cypress FX3 USB 3.0

2、Intel Cyclone V E FPGA

3、Analog Devices AD9361 RF Transceiver

三、产品datasheet

1、射频指标

2、USB 3.0 高速传输

3、ALTERA CYCLONE V FPGA

4、出厂时标定的压控温度补偿晶体振荡器

四、有用链接

一、产品简介

bladeRF 2.0 micro是下一代2发2收MIMO，47MHz到6GHz频率范围，支持USB 3.0的软件定义无线电(SDR)设备。bladeRF 2.0 micro既支持高性能运算，又设计精巧，可适用于移动应用场景。它非常易于使用，且适用于学生和射频爱好者探索无线通信世界，为我们提供了一个强大的无线通信功能开发平台。bladeRF 2.0可以用于Linux、macOS和Windows操作系统。bladeRF库, utilities程序, 固件和HDL代码都是开源的，硬件原理图可以在线获得【https://www.nuand.com/bladeRF-micro.pdf】。

bladeRF 2.0 micro支持GNU Radio（使用gr-osmosdr模块）、Pothos（使用SoapySDR）、SDRange、SDR Console、SDR#（使用sdrsharp-bladeRF插件）、MathWorks MATLAB® & Simulink（使用libbladeRF库）。

bladeRF的射频屏蔽罩可以保护其射频组件免受电磁干扰，并有利于散热。bladeRF的所有射频SMA接口都能够通过偏置电路为宽带放大器和前置放大器进行供电。并且，这种供电完全是通过软件来控制的，实现了最大的操作灵活性。目前，bladeRF官方的偏置外设包括BT-100（一个宽带功率放大器）和BT-200（一个用于接收的宽带低噪声放大器）。

bladeRF 2.0 micro的核心是一颗英特尔公司的Cyclone V FPGA，xA4是49kLE FPGA，实际可供用户使用和编程的空间是38kLE。如果你对于FPGA开发需要的空间较大，而且预算充足的话，那么建议你可以选择bladeRF 2.0 micro xA9，xA9的FPGA是301kLE，可供用户使用的是294kLE。

bladeRF 2.0采用了先进的时钟架构，这使得bladeRF可以接收来自其他设备的38.4MHz的时钟信号，也可以让bladeRF给其他设备输出38.4MHz的时钟信号。并且，板载的锁相环PLL使得bladeRF可以将其VCTCXO调校成10MHz的参考信号。bladeRF 2.0 xA4具有高度精确和稳定的振荡器。板载DAC将振荡器的频率微调设置为工厂校准值。

bladeRF 2.0 micro的配电网络(PDN)具有低噪声、高效率开关模式和线性功率调节器等特性。虽然bladeRF 2.0 micro通过USB供电就基本够用了，但是如果为了确保偏置外设的最大线性性能，还可以用外部电源来给其供电。bladeRF的PDN具有自动选择和保持电路的功能，可以保证USB供电和外部直流电源之间的无缝切换。

由于bladeRF 2.0 micro xA4拥有足够FPGA程序运行的板载闪存空间，所以，它也可以无需连接常规的电脑（PC）或单板电脑（SBC）实现开机独立运行。

二、核心器件

bladeRF 2.0 micro xA4的硬件框架图如下所示：

1、Cypress FX3 USB 3.0

FX3,CX3（Cyusb3014,cyusb3065等）是Cypress公司集成了ARM9处理器的USB3.0外设控制器。FX3的并行和串行接口提供了与系统中其他设备的高速连接。FX3设备在系统中的主要功能是在USB主机与外设（如摄像头或扫描仪）之间传输高带宽数据。强大的片上ARM9处理器使FX3能够进行访问数据流，并能高效地处理数据。在不要求FX3执行数据处理的系统中，ARM9固件仅初始化和管理USB和数据消耗/提供设备两个接口间的数据传输。

除了I2C、SPI、UART和I2S串行接口之外，FX3还有一个高度灵活的可编程接口，即第二代通用可编程接口（GPIF II）。通过可编程的GPIF II，FX3可以同各种设备（包括FPGA、图像传感器、ADC以及应用处理器）相连接。因此，在多种高性能USB 3.0应用中，FX3是一个优秀的控制器选择。

2、Intel Cyclone V E FPGA

Intel Cyclone V E FPGA提供了FX3和Analog Devices AD9361 RF Transceiver之间的接口。该FPGA具有单周期访问嵌入式存储器，用于专用DSP的硬18×18乘法器和许多可编程的通用逻辑元件。

Intel 的Cyclone V FPGA是市场上系统成本最低、功耗最低的FPGA解决方案，适用于工业、无线、有线、广播和消费类市场。该系列集成了丰富的硬知识产权 (IP) 模块，能让您以更少的系统总成本在更短的设计时间内完成更多工作。Cyclone V系列中的 SoC FPGA 采用独特的创新技术，如围绕双核 ARM® Cortex™-A9 MPCore™处理器的硬处理器系统 (HPS)，具有丰富的硬外设，减少了系统功耗、成本和板尺寸。因为 Cyclone V FPGA 集成了丰富的硬 (IP) 块，较少的总体系统成本、功耗和设计时间即可实现产品差异并提供更多功能。主要硬IP块如下：

硬存储控制器，支持 400 MHz DDR3 SDRAM，具有可选的错误校正代码(ECC)支持
PCI Express® (PCIe®) Gen2，多功能支持
可变精度数字信号处理 (DSP)块
HPS 双核 ARM Cortex-A9 MPCore 处理器
这些器件均采用 TSMC 28 nm低功耗 (28LP)工艺制造，降低了成本敏感型应用所需的功耗和成本。
相比 Cyclone IV GX FPGA 总体功耗降低了40%
功耗最低的串行收发器，5 Gbps 时每通道最大功耗仅为 88 mW！
1.8 W 下超过 4,000 MIPS（Dhrystones 2.1 基准）的处理性能 (SoC FPGA)
因更多地使用的硬IP块而使功耗更低

3、Analog Devices AD9361 RF Transceiver

AD9361是一个完全集成的，高性能射频收发器。该收发器专为下一代无线协议设计，能够处理从简单的FM音频到最新的5G LTE标准，再到未来可能的任何其他通信标准。

RF 2 × 2 transceiver with integrated 12-bit DACs and ADCs
TX band: 47 MHz to 6.0 GHz
RX band: 70 MHz to 6.0 GHz
Supports TDD and FDD operation
Tunable channel bandwidth: <200 kHz to 56 MHz
Dual receivers: 6 differential or 12 single-ended inputs
Superior receiver sensitivity with a noise figure of 2 dB at 800 MHz LO
RX gain control：Real-time monitor and control signals for manual gain，Independent automatic gain control
Dual transmitters: 4 differential outputs
Highly linear broadband transmitter：TX EVM: ≤−40 dB，TX noise: ≤−157 dBm/Hz noise floor，TX monitor: ≥66 dB dynamic range with 1 dB accuracy
Integrated fractional-N synthesizers
2.4 Hz maximum local oscillator (LO) step size
Multichip synchronization
CMOS/LVDS digital interface