ModelSim+ISE（仿真）

ISE：进行源码编写、测试脚本编写、进行行为级仿真

MoselSim：生成测试激励波形，进行观察调试

HDL：Verilog

问题：仿真波形线出现蓝色或红色（HiZ，U）

wire信号是为导线类信号，线网的默认值为z，线网的值由其驱动源确定，没有驱动源，则线网的值为z。因此，需要在test bench文件中加以申明，作为测试信号激励；

output信号可以直接申明为reg信号。与线网不同，寄存器不需要驱动源，而且也不像硬件寄存器那样需要时钟信号，在仿真过程中的任意时刻，寄存器的值都可以通过赋值来改变，reg类信号的默认值为x。结构化语句中，等号左边的赋值对象是为寄存器类型信号。

注意：

首先要对源码进行综合；

使用ModelSim进行波形仿真时需要选中，编写的bench文件，非文件中的（uut）；

bench文件中在相应注释地方添加激励信号的变化条件，观测关键信号波形的变化。

<

四值电平逻辑

值的级别	硬件电路表现
0	条件为假
1	条件为真
x	逻辑值不定
z