高速电路设计需要考虑高频和低频两种噪声,针对这两种噪声,应选取不同的滤波电容。低频噪声选用大电容,高频噪声选用小电容,这是许多工程师达成的共识。在实际工作中,这种说法并不完全正确。我们将对这点进行一些探讨,以便加深对电容选型的理解。
对电容器件而言,由于电容分量的存在,电容器件的阻抗随着频率的升高而逐渐降低,这是电容器件的本体属性;ESL分量则使阻抗随着频率的升高而逐渐增加。这两种作用正好相反,在电容分量和ESL分量的共同作用下,电容器件的整体阻抗表现为,随着频率的升高,首先是电容分量起主导作用,使阻抗逐步变小,器件表现为电容的阻抗特性,滤波效果渐强,当达到某一频点时发生谐振,此时电容分量和ESL分量对阻抗的效果正好抵消,在谐振点上,电容器件阻抗最小,等于ESR分量;此后,随着频率继续升高,ESL分量起主导用,使阻抗逐步增大,器件表现为电感的阻抗特性,滤波效果渐弱。
滤波电容的作用机制是为噪声等干扰提供一条低阻抗回路,在噪声频点上,要求铝箔电容的阻抗较小,即当噪声频率落在谐振点附近时,滤波效果最好。如下图1所示,谐振由两条曲线交汇而成,左边的曲线取决于电容器件的容值C,右边的曲线取决于电容器件的ESL由谐振频率公式F=(ESL xC)-1/2知,C和ESL越大,则谐振频率越低,即电容对高频干扰的滤波效果越差,C和ESL越小,谐振频率越高,越适合滤除高频干扰。
图1
高速设计中,噪声等干扰往往不是处在一个频点上,而是占据一段频带,在实际工作中,期望电路上每一处的噪声频点到得到准确定位并不现实,这就要求设计者在电路设计中,利用多种不同的电容构造一个比较宽的低阻抗频带,以尽可能地覆盖噪声频带。
如图2所示,用三种电容并联,其效果是构成一段比较宽的低阻抗频带。
图2,多种电容构成低阻抗频带
案例1,高频电路中,1uF+0.01uF是否能展宽低阻抗频带
某单板使用0603封装的1uF和0.01uF陶瓷电容各一个,为CPU内锁相环电源滤波,设计者本意是利用两种不同的电容达到展宽 频带的效果,但是这样的设计是否能达到目的呢?
分析:电容器件的阻抗—频率曲线由电容分量和ESL分量共同决定,本例中两个电容容值不同,但是类型和封装都相同,因此ESL相同,并联后阻抗—频率曲线如图3所示,不能达到展宽低阻抗频带的目的。
图3,0603封装的1uF和0.01uF电容并联后的阻抗—频率曲线
针对本例,改进方法是,仍旧选择1uF和0.01uF的陶瓷电容,不过分装分别选取0603和0402,并联后阻抗—频率曲线如图4所示
图4,0603封装的1uF和0402封装的0.01uF并联后的阻抗特性
此处需做一些补充,设计者们常喜欢把若干相同的电容并联在一起,共同为某一电源滤波,这样做的目的,一方面起到去耦电容的本地“小池塘”作用,另一方面是为了在谐振点得到更低的阻抗,需要说明的是,这样做,并没展宽低阻抗频带,其阻抗曲线见图5
图5,电容并联后的阻抗特性
下面来分析“低频噪声选用大电容,高频噪声选用小电容”的这种说法。结合电容器件的阻抗曲线图,如果仅考虑电容器件的电容分量,这种说法是正确的,因为电容分量越大,谐振点的频率越低,适于滤除低频噪声,而电容分量越小,谐振点频率越高,适于滤除高频噪声,但是如果同时考虑ESL分量,则未必正确,见图3,0603封装的0.01uF电容,其阻抗曲线完全被0603封装的1uF电容的曲线包含,并没有真正的起到作用。
需要补充的是,当两种电容器件的类型和容值相同,只有封装不同时,各自的阻抗特性曲线是如何的呢,以0603和0402的0.01uF陶瓷电容为例,其阻抗特性去向如图6所示,显示0402封装的阻抗曲线能包含0603封装的曲线,如果设计中降这两种电容并联后为同一电源滤波,除了降低滤波电路的阻抗外,0603封装的电容其实没有真正的发挥作用。
图6,0603封装0.01uF和0402封装0.01uF的阻抗特性图