【硬件】详解电流采样电路

1. AD芯片TLV2543

1.1 基本信息

A / D 转换器用于将输入模拟量信号的电压参数转换为数字量，然后通过数字接口传输给智能处理芯片。A/D 转换器的数字接口通常采用并行接口、SPI接口或 I2C 接口。
TLV2543 是 TI 公司生产的开关电容逐次逼近型模数转换器，12位分辨率；

1. 具有片内14通道多路转换器，可以选择11个输入通道或3个内部自测试电压中的任意一个。
2. 从数据输入端(DATA IN) 输入 8 位控制字，可以编程控制输入通道、输出数据长度、输出数据方向以及输出数据极性。
3. 片内系统时钟与 I/O CLOCK 端输入的外部时钟同步。
4. 芯片有两个输出端、数据输出端( DATA OUT) 输出转换得到的数字量;
5. 采样保持功能自动，在转换结束时，转换结束（EOC）输出变为高电平，表明转换完成。在转换周期开始时 EOC输出低电平，当转换完成且输出数据寄存器被锁存时 EOC 变高，转换时间为10us。
6. TLV2543对输入寄存器数据长度编程，选择 8、12 或 16 时钟长度输入序列，能够实现串行 8、12 或 16 位的数据输出。由于转换器有 12 位的分辨率，一般选择 12 位作为数据输出长度。

1.2 引脚功能

1. AIN0-AIN10: 从这部分引脚输入的模拟信号在内部被多路转换 ，当 I/O CLOCK 频率为 4.1MHz 时，驱动部分的阻值不超过 50Ω 并能把模拟信号转换到60pF的电容中。
2. CS：片选信号输入端，CS引脚由高电平变为低电平时对其计数器和控制器进行复位，同时控制 DATA OUT，DATA INPUT 和 I/O CLOCK 这 3 个引脚开始 4 个上升沿由时钟同步输入，当 4 位地址位送到地址寄存器后，这时 I/O CLOCK 将按次序同步输入剩余位。 
3. DATA INPUT：串行数据输入端，用于选择进行转换的模拟输入或测试电压，串行数据以 MSB 在前的方式出现且在 I/O  CLOCK 开始 4 个上升沿由时钟同步输入，当 4 位地址位送到地址寄存器后，此时 I/O CLOCK 按次序同步输入剩余位。 
4. DATA OUT：A/D 转换结果的3态串行输入端，当CS为高电平时DATA OUT处于高阻状态，当CS为低电平时，DATA OUT 变为低阻状态并被驱动至与前次转换结果的 MSB/LSB 值相对应的逻辑电平，I/O  CLOCK 的下一个下降沿把 DATA OUT 驱动至下一 MSB/LSB 相对应的逻辑电平，并按次序移出剩下的余位。 
5. EOC：转换结束标志引脚，当最后一个 I/O CLOCK 的下降沿完成，EOC 从高电平转为低电平并保持低电平。 
6. I/O CLOCK：内部/外部时钟端，I/O CLOCK 接收串行输入并实现下列 4 个功能：在第 4 个上升沿之后多路转换器地址可供使用的情况下，在 I/O CLOCK 前8个上升沿，它把8个输入数据位送入输入数据寄存器；在 I/O CLOCK 的第 4 个下降沿，所选多路转换器输入端上的模拟输入电压开始对电容器阵列充电并继续充电直到 I/O  CLOCK 最后一个下降沿为止；它把前次转换数据余下的 11 位移到DATA  OUT 上，数据在 I/O CLOCK下降沿发生改变；在最后一个 I/O  CLOCK 的下降沿，它把转换的控制传送至内部状态控制器。
7. REF+：高基准电压值（通常为 Vcc）加到 REF+端，最大输入电压范围由加至此端的电压与加至 REF 一端的电压之差来决定。 
8. REF-：低基准电压值（通常为地）加至 REF-端。 
9. Vcc：正电源电压（本次为5V）。

1.3 TLVC2543转换操作过程

CS高电平，I/O CLOCK和DATA INPUT被禁止，DATA OUT处于高阻态。

CS低电平，使能I/O CLOCK和DATA INPUT并开始转换时序，DATA OUT脱离高阻态。

转换器的操作被组织为两个不同的周期，I/O周期和实际转换周期。I/O周期由外部提供的I/O CLOCK规定且延续8，12或者16个周期，这取决于输出数据的长度。

1.3.1 I/O周期

在I/O周期内，两种操作同时发生。

• 具体是地址和控制信息的8位数据流提供给DATA INPUT。此数据在开始8个I/O CLOCK的上升沿送入器件。12或者16个时钟I/O传输期间内，在开始8个时钟之后DATA INPUT被忽略。
• DATA OUT端串行提供8，12或16位长度的数据输出，如果CS保持低电平，那么第一个输出数据位发生在EOC的上升沿，如果在转换时CS被取消，那么第一个输出数据位发生在CS的下降沿。此数据是前次转换周期的结果，在第一个输出数据位之后，每后续位在每一后续I/O CLOCK的下降沿由时钟同步输出。

1.3.2 转换周期

转换周期与I/O CLOCK同步内部时钟控制，在转换周期内，器件对模拟输入电压进行逐次逼近转换。在转换周期开始时，ECO输出变为低电平；转换完成且输出寄存器被锁定时ECO变为高电平。转换周期仅在I/O周期完成之后被启动。

1.4 设计要点

1.4.1 控制字

控制字是输入到地址和控制寄存器的8位控制字，主要包括：选择器件的输入通道（测试和掉电方式）输出数据长度、输出数据格式等。

控制字D7-D4选择11个模拟输入、3个内部测试电压以及调电方式输入噪声。

D2和D3选择输出数据长度，8、12或16位。

控制字D1设置数据输出格式，D1=0，高位在前。D1=1，低位在前。

控制字D0位是选择转换模式，D0=1，单极性转换模式，可转换Vref+到Vref-的模拟输入；D0=1，双极性转换模式。

1.4.2 工作时许

 在采样周期内，在4个地址位由时钟同步送入输入数据寄存器之后，转换器立即开始采样所选择的输入，采样开始于第4个下降沿。根据数据长度选择情况，转换器保持采样方式直至I/O CLOCK的第8、第12或第16个下降沿为止。在离开最后一个I/O CLOCK下降沿EOC延迟时间之后。EOC转为低电平，指示采样周期结束及转换周期开始。I/O CLOCK在送控制字的同时把前次转换数据移送到DATA OUT上。