DP协议系列一----DP概述

本系列文件参考VESA DisplayPort Standard Version 1, Revision 1a January 11, 2008，其中参杂个人理解和相关案例

一、DP概述

DisplayPort是一个行业标准，以适应PC和CE行业中日益广泛采用的数字显示技术。它整合了内部和外部连接方法，以降低设备的复杂性，支持关键跨行业应用的必要功能，并提供性能可扩展性，以实现具有更高颜色深度，刷新率和显示分辨率的下一代显示器。

1.1 DisplayPort应用

该DisplayPort规范定义了一个可扩展的数字显示接口，具有可选的音频和内容保护功能，常应用于PC和消费电子（CE）设备中。该接口支持IC之间、设备之间进行数字显示连接。IC互联的应用包括在笔记本电脑通过图形控制器驱动面板，以及TV通过显示中控显示器来驱动显示组件。设备与设备之间的互联包括电脑与显示器，投影仪和电视显示器之间的显示连接。DisplayPort也适用于高清晰度光盘播放器、机顶盒和电视显示器等消费电子设备之间的显示连接。

1.1.1 显示接口的关键行业需要

在开发DisplayPort架构和由此产生的接口规范时，考虑了以下PC和CE行业需求：

1. 推动数字技术的最大应用和再利用，以降低与实现数字显示连接相关的设备成本。
2. 建立内部和外部显示连接的通用信号方法，以降低设备复杂性并促进商品化。
3. 启用可扩展的体系结构，支持可选的健壮的内容保护功能，可以经济地实现。
4. 启用高质量可选数字音频传输功能。
5. 在渲染和显示设备中实现更高水平的硅集成和创新，以降低设备复杂性并实现数字接口商品化。潜在的DisplayPort集成能力的例子包括在图形或显示控制器内集成发送器，以及在模块上的定时控制器内集成接收器。
6. 简化内部和外部数字显示连接的布线。
7. 用更少的线路提供更高的带宽来解决现有技术的性能问题。
8. 采用嵌入式时钟架构，降低电磁干扰（EMI）易感性和物理线数。
9. 提供一个小尺寸的连接器，可以通过触摸插入，其设计将使四个连接器能够放置在全高度的外围组件互连（PCI）卡支架上。
10. 通过开放和可扩展的行业标准实现广泛的PC和CE行业；

DisplayPort通过定义电气和协议规范来满足这些行业需求，这些规范可以很容易地在时序控制模块，图形处理器，媒体处理器和显示控制器中实现。定义了一个可从一个通道扩展到四个通道的前向驱动通道，并实现了支持可变颜色深度、刷新率和显示像素格式的微包信息结构。定义了双向AUX(auxiliary)辅助通道，通过微包信息结构实现了控制和状态信息的灵活传递。

1.1.2 显示接口技术目标

以上为DisplayPort定义的跨行业需求可以转化为具体的技术目标。

DisplayPort的这些技术目标包括：

1. 提供高带宽转发链路信道，具有双向AUX辅助信道能力；
2. 提供高达10gbps（千兆比特每秒）前向链路通道吞吐量的应用支持，以解决PC行业对支持大于QXGA （2048 x 1536）像素格式和大于24（RGB 888）位颜色深度的长期需求；
3. 提供高达1mbps（兆比特每秒）辅助通道数据量的应用支持，最大延迟为500微秒；
4. 支持每个组件6、8、10、12或16位的可变色深传输；
5. 支持符合FCC/CISPR B标准的EMI，余量至少为6db；
6. 支持现有的VESA和CEA标准；
7. 不排除传统传输方式，支持（例如DVI和LVDS）的架构显示端口组件；
8. 支持热插拔检测（HPD）和链路状态故障检测；
9. 支持通过两米cable直接驱动的全带宽传输；
10. 支持通过15米电缆直接驱动减少带宽传输。DisplayPort支持至少在15米4lane上1080p，24bpp，50 / 60 Hz的显示数据传输。
11. 支持音频Skew小于1ms；
12. 支持每Lane原始传输的误码率为10^-9，支持ECC编解码后音频和控制数据的误码率为10^-12；
13. 支持sub - 65纳米（0.065微米）制程技术的集成源器件，支持0.35微米制程技术的集成汇器件。

1.1.3 显示接口的外部连接对象

对于Source device和Sink device之间的外部连接，DisplayPort规范旨在实现以下技术目标：

1. 无论何时显示连接到电源，即使是交流电源都支持读取显示EDID（Extended Display Identification Data 扩展显示识别数据）。
2. 支持DDC/CI（(Display Data Channel / Command Interface 显示数据通道/命令接口）和MCCS(监控命令和控制设置Monitor Command and Controls Set)命令传输。
3. 支持外部显示配置包括低成本的数字显示器，但不包括缩放，分离的显示控制器，或屏幕显示（OSD）功能。
4. 对于外部笔记本电脑应用程序，DisplayPort允许通过对接连接器配置支持直接驱动。强烈建议在docking中安装中继器功能。
5. 外部DisplayPort连接器对于所有显示应用都是相同的，并提供对4lane的支持。专属的连接器可能支持1 lane。两个或四个Lane应用可以降低成本。
6. 外部DisplayPort连接器包括一个多用途电源引脚。
7. 外部DisplayPort连接器是对称的，因此相同的连接器可以在Source device和Sink device上使用。
8. 外部DisplayPort连接器连接无需视图一致。
9. 外部DisplayPort连接器的尺寸允许四个连接器适合标准的所有ATX / BTX主板结构，可应用PCI， AGP（加速图形端口），和PCI- express添加卡。

1.1.4 DisplayPort内部连接对象

对于内部连接，如在笔记本电脑内，或在显示器内，DisplayPort规范旨在实现以下技术目标：

1. DisplayPort定义了一个通用模块连接器，以简化内部设备连接。
2. 内部Lane的通道数取决于实现，可以是1、2或4。
3. 内部DisplayPort连接可以同时支持最大和减少链路带宽。
4. 内部DisplayPort连接支持低链路功率模式。
5. 对内部DisplayPort连接的热插拔支持取决于应用需求。

1.2.5 DisplayPort CE连接目标

对于消费类电子设备的应用，DisplayPort规范旨在解决以下技术目标：

1. DisplayPort可选地在传输显示数据过程中同步传输数字音频数据。
2. 在传输音频和视频数据过程中可以保持±1ms的偏移范围的数据同步。
3. DisplayPort架构支持可选的强大内容保护功能，该功能经济实用。
4. DisplayPort支持等效于CEA-861-C中定义的特性集的功能，用于传输高质量未压缩的音频-视频内容，以及CEA-931-B中定义的用于在接收器和源设备之间传输远程控制命令的功能。
5. DisplayPort支持可变音频格式，音频编码，采样频率，样本大小和音频通道配置。DisplayPort支持多达8个通道的LPCM（Linear Pulse Code Modulation 线性脉冲码调制)音频，例如在192KHz有24位采样大小。
6. DisplayPort支持基于灵活的aspect，像素格式和基于VESA DMT和CVT时序标准以及CEA-861-C标准中列出的时序模式的刷新率组合的可变视频格式。
7. DisplayPort支持消费电子设备的行业标准比色规范，包括RGB和YCbCr 4:2:2和YCbCr 4:4:4。

1.2.6 DisplayPort的内容保护

对于需要内容保护的DisplayPort接口的实现，建议使用DPCP（显示端口内容保护）版本1.0或HDCP版本1.3。建议这样做是为了尽量减少市场上DisplayPort设备之间的不兼容性。

1.2 术语表

1.4 DP概述

DisplayPort链路由Main-link、辅助通道（AUX CH）和热插拔检测（HPD）信号线组成。

如图1-1所示，Main-link是一个单向、高带宽和低延迟的通道，用于传输同步数据流，例如未压缩的视频和音频。AUX辅助通道是用于链路管理和设备控制的半双工双向通道，HPD信号作为Sink设备的中断请求。

此外，用于box to box连接的DisplayPort连接器有一个电源引脚，用于为DisplayPort中继器或DisplayPort-to- legacy转换器供电。

1.4.1 Main-link的构成

Main-link由一个、两个或四个AC耦合的双端差分对（称为通道）组成。因为DisplayPort TX和Rx可能具有不同的共模电压，使得交流耦合促进了硅工艺迁移。

支持每Lane 2.7 Gbps和1.62 Gbps两种链路速率。链路速率由显示像素速率决定。像素速率是使用时间戳值M和n从链路符号时钟重新生成的。DisplayPort发射器和接收器的能力以及信道（或电缆）的质量将决定链路速率是否设置为每通道2.7 Gbps或1.62 Gbps。

Main-link的Lane数为1、2或4。通道的数量选择取决于像素位深度（bits per pixel，bpp）和组件位深度（bits per component，或bpc）。无论Main-link通道数多少，都支持6,8,10,12和16色深的RGB、YCbCr 4:4:4 / 4:2:2的比色格式。

所有的Lane都在传输数据，没有专用的时钟通道。时钟通过ANSI 8B/10B编码规则（ANSI X3.230-1994条款11中指定的信道编码）在传输数据流本身提取。

Source and Sink Devices允许支持满足其需求所需的最小通道数量。支持两Lane的设备要求同时支持1&2Lane，支持四Lane的设备要求同时支持1 Lane、2 Lane和4 Lane。为了最大限度地提高源设备和Sink设备之间的互操作性，需要终端客户选用支持4 Lane的外部Cable。

除了额外20%的信道编码开销，DisplayPort Main Link提供以下的应用带宽（也称为链路符号速率–SR）：

DisplayPort设备可以在数据流的可用带宽内自由交换像素位深度与像素格式的帧速率。例如：

Main-link的数据映射是为了方便支持各种通道计数而设计的。无论像素位深度和色度法格式如何，像素数据被打包并映射到4 lane 的Main-link上，如下所示：

数据被打包成“微包–传输单元”。传输单位长度为32 ~ 64个链路符号/ lane。当数据被打包并映射到Main-link后，被打包的数据速率将等于或小于Main-link的链路符号速率。当它较小时，需要插入填充符号。

在主视频数据的水平和垂直空白中，几乎所有数据链接符号的都是填充符号，这些填充符号可以用Sink Device中重复使用的属性包（包含主视频数据的图像高度、宽度等）和可选的AUX辅助数据包（如音频数据）进行替代。

1.4.2 AUX CH的构成

AUX - CH由一个交流耦合的双端差分对组成。曼彻斯特II编码被用作AUX CH的信道编码。与主链路的情况一样，时钟从传输数据中提取。

AUX - CH是半双工，双向的。Source设备是主设备，Sink设备是从设备。一个Sink设备可以切换HPD信号来中断源设备，这个过程会提示一个AUX CH请求事务。

AUX CH支持最长15米甚至更长的cable，并提供1Mbps的数据速率。每个传递事务不超过500个字节，最大突发数据大小为16字节。这避免了由于某一应用程序占用其他应用程序而导致的AUX - CH争用问题。

1.4.3 链接配置和管理

检测到HPD热插拔后，源设备通过链路训练配置链路。通过AUX CH在DisplayPort发送器和接收器之间握手，选择正确的Lane数通过相应的驱动电流和均衡水平来配置正确的链路速率。

在正常link training后的运行过程中，Sink设备可能会通过切换HPD信号来告知链路状态的变化，例如同步丢失会引起中断请求，而源设备通过AUX CH检查链路状态并采取纠正措施。这种闭环链路操作增强了源设备和接收设备之间的鲁棒性和互操作性。

由于链路速率是由传输速率解耦产生，因此即使传输数据的时间发生变化，DisplayPort链路也可以保持活跃和稳定。

1.4.4 分层、模块化架构

在上面的图1-2中，Sink Device中的DPCD （DisplayPort Configuration Data）描述了接收器的能力，就像EDID描述了Sink Device一样。Link和stream策略制定者分别管理Link和stream。状态机、固件或系统软件是运行有他的特定机制。

注意：在将来的某个时间，物理层可能被替换，而链路层保持不变。因此DisplayPort规范可以随着技术的发展而演变，以保持其成本和性能的地位。此外，基于微包的数据传输使DisplayPort规范能够无缝扩展，以支持多种音频数据和其他数据类型。交换机和集线器可以作为传输中介在多个源和接收设备之间。

当需要内容保护时，建议使用DPCP （DisplayPort content protection）使用版本1.0或HDCP版本1.3。