Makefile一般用来编译软件和安装软件,在大型的软件工程中经常用到。其实如果了解了Makefile的机制之后,也可以用来做其他的事情,网上就有用Makefile来遍历文件目录的例子。
Makefile的原理非常地简单,其基本规则如下:
Target ... : Prerequisites ...
Command
...
意思就是,如果Prerequisites中有更新时间晚于Target的,就执行以下的Command命令。
Prerequisites和Command都可以为空,Prerequisites为空表示表示Command总被执行,其实Target就是所谓的伪目标。Command为空表示不执行任何命令,这种情况可以用来做两个依赖关系的叠加,非常有用,下面会通过一个例子来解释。
用一个小程序来做例子吧!
a.h文件
#ifndef _A_H_
#define _A_H_
void print();
#endif
a.cpp文件
#include "a.h"
#include <iostream>
void print()
{
std::cout << "hello world!" << std::endl;
}
b.h文件
#ifndef _B_H_
#define _B_H_
void print(int i, int j = 10);
#endif
b.cpp文件
#include "a.h"
#include "b.h"
#include <iostream>
void print(int i, int j)
{
std::cout << i*j << std::endl;
print();
}
main.cpp文件
#include "a.h"
#include "b.h"
int main()
{
print();
print(2);
print(2,3);
return 0;
}
这个程序的编译依赖关系在Makefile中应该如下图所示:
图中有子叶的表示存在依赖关系,如main.o的依赖关系为
main.o : main.cpp a.h b.h
图中方框表示改依赖关系有执行的命令,如mian.o的执行命令可能就是
g++ -o main.o -c main.cpp
对于每个Makefile文件,都会有上图类似的广义家谱树(说广义其实你看到有的节点是有3个,或者更多父节点)。Makefile在执行make的时候,会确保不会出现循环依赖,如果出现,会忽略一个依赖;同时,每个依赖可以执行多条Command,但是不能将这个依赖分开,每个依赖执行部分Command,这时make会报Command覆盖的错误。举个例子好了。如:
target : pre1 pre2
command1
command2
表示的意思是如果pre1和pre2存在一个比target新,就执行command1和command2。
不能分开写出
target : pre1
command1
target : pre2
command2
可能这时make就不能决定是先执行command1,还是command2呢?
但是可以写成
target : pre1
command1
command2
target : pre1 pre2
因为下面的依赖关系只是增加了依赖条件,而并没有增加要执行的命令。其实依赖条件也是有顺序的,下面会介绍。
回到那个例子吧!Makefile之所以在大型软件开发受欢迎,是因为它能够确保不需要重新执行的命令就不执行了,这对大型软件的编译的极为重要的。
对上面的例子,假如我之前已经编译了一遍。后来我觉得b.h中对j取默认值为10不好,需要改成5。对于很多写到不够好,或者让Makefile自动生成依赖关系和编译命令的Makefile来说,这种情况是无能为力的(它会告诉你无事可做),可是这种情况是很可能出现的,特别是在C++中定义类的时候,可能会改变类中定义函数的一些行为。
按道理,Makefile应该要能够得出下面的图:
红色代表需要重新执行的部分,或者至少要重新编译b.o和Test.exe。
要手动来决定哪个.o文件依赖那些.h文件是很困难的,好在有gcc/g++帮忙。命令如下
gcc -Iinclude_dirs -M *.cpp
g++ -Iinclude_dirs -MM *.cpp
可以将上述的输出结果重定向的对应的文件中,如*.d,在Makefile中include这些.d文件,来增加依赖关系。
Makefile在确定了要执行的节点之后,会采用后续遍历,将各节点的命令串在一起,然后按照顺序执行,所以,依赖关系是有顺序的,表现在图上就是子节点的左右关系。