自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(26)
  • 资源 (3)
  • 收藏
  • 关注

原创 dump波形命令介绍

2024-09-11 10:29:03 554

原创 python学习笔记

在 Python 中,所有标识符可以包括以及(_),但。Python 中的标识符是的。以下划线开头的标识符是有特殊意义的。__foo__foo____init__()Python 可以同一行显示多条语句,方法是用分号;分开。

2024-09-05 10:55:46 745

原创 前仿xprop

使前仿结果更接近后仿中x态传播的情况,在前仿中尽早发现未初始化寄存器对电路逻辑的影响。

2024-07-24 17:12:23 356

原创 后仿关于X态传播的命令使用

当检测到存在违例时,参数notifier就会发生变化,然后改参数的变化一般会影响到模拟触发器行为的udp中的真值表行为,从而使触发器模型输出不定态。此命令可以关掉时序检查产生不定态,时序检查任务不会改变notifier的值,避免标准单元输出不定态。可使用tfile来将特定的路径加到no timing check list file中,一般用于。中间5ns的时间不会有违例报出,x态也不会传播。添加到notimingcheck.cfg文件中,在编译的时候加入命令。msg/xgen : 信息打印/x态传播。

2024-07-23 16:14:05 628

原创 【后仿命令:transport_path_delays+pulse_r/<滤除百分比>及+pulse_e/<滤除百分比>】

其中“+pulse_r”和“+pulse_e”后指定的参数表示允许通过和滤除的信号的宽度占指定延迟的百分比。例如,如果指定延迟为5ns,参数为“+pulse_r/40”和“+pulse_e/80”(其中的40和80为百分比),那么小于2ns(5x(40%))的信号将被滤除,大于等于4ns(5x(80%))的信号将可以通过,介于两者之间的信号将输出不定态。

2024-07-22 16:23:59 272

原创 【case回归时的SGE常用操作命令】

在SGE中,队列就是存放能在某一节点上运行的所有任务的容器。一个队列从某种方面也决定了所含任务的属性。队列存在的意义:由于SGE允许同时运行多个任务,系统会试着最小负荷开始新的任务,在批量回归case时,可以优化资源利用,减少回归时间。

2024-07-22 11:21:15 193

原创 IC后仿总结

后仿是带真实的反标延迟的仿真。在前仿的基础上加入了延时信息,同时验证设计的时序以及功能都正确,并且确保后仿功能和前仿一致。下表为不同工艺角情况介绍,根据需求选择对应Corner进行后仿真,一般并不需要跑全部corner。网表和库文件只有一份,sdf文件根据corner不同会有多份。

2024-07-08 14:31:31 382

原创 CVS 快速入门指南

cvs常用命令使用

2022-11-30 17:09:03 1576

原创 system verilog keyword ‘int‘ is not expected to be used in this context.

systemverilog keyword 'logic' is not expected to be used in this context

2022-07-29 14:15:40 4208

原创 ERROE:system verilog keyword ‘class‘ is not expected to be used in this context

UVM编译时,报出如上的错误信息,报错的位置没有错,应该是编译的上一个文件有语法错误

2022-01-14 10:15:29 3789 5

原创 IC学习网站

systemverilog之覆盖率结构覆盖率与功能覆盖率信息收集覆盖点命名二级目录三级目录结构覆盖率与功能覆盖率结构覆盖率包括代码航覆盖率、表达式覆盖率、翻转覆盖率、状态机覆盖率和断言覆盖率。信息收集覆盖点命名二级目录三级目录...

2021-06-30 17:31:34 454

原创 IC仿真makefile模板

COVER0=-cm line+tgl+comd+assert+fsm -cm_line contassign -cm_tgl mda -assert enable_diagCOVER1=-cm line+tgl+comd+assert+fsm -cm_name $(case)VCS= -full64 -sverilog -debug_acess+all -timescale=1ns/100psCOMP_SVA= +define+SVAfile= rtl.fseed=0comp: vcs $

2020-11-06 16:45:17 1523

原创 verilog语法检查

pandas是什么?二、使用步骤1.引入库代码如下(示例):import numpy as npimport pandas as pdimport matplotlib.pyplot as pltimport seaborn as snsimport warningswarnings.filterwarnings('ignore')import sslssl._create_default_https_context = ssl._create_unverified_context.

2020-11-05 15:22:37 4198

原创 断言波形显示

文章目录一、为何要在波形中显示断言?二、操作步骤1.开启宏定义2.在fsdb文件中加:$fsdbDumpSVA3.run时加入如下命令4.波形显示一、为何要在波形中显示断言?使用断言可以有效地检测波形时序,在波形中观察断言能更方便且快速的定位出错的位置。二、操作步骤1.开启宏定义代码如下(示例):`ifdef SVA ............`ifdef ASSERT_ON ............`endif`endif在编译的过程中应加上如下定义comp: vcs -f.

2020-09-02 15:38:40 8153

原创 APB桥时序

APB桥时序作用APB 的全称为Advanced Peripheral Bus。AMBA 中的 APB 总线主要用在低速且低功率消耗的外设。在 APB 总线中,唯一的主机为APB桥(比如AHB2APB桥),其它一些低速和低功率的外围皆为从机。其作用是完成AHB到APB的读写操作。工作流程其中,valid表示apb桥有数据传输,hwritereg表示WWAIT,WENABLEP、WRITE状态下且有数据传输时对hwrite的缓存。时序分析主要从以下10种情况分析apb桥时序单写单读

2020-05-18 17:53:48 2643

原创 sdf文件反标

方法一在makefile中调用,使用如下命令+neg_tchk -negdelay -sdf max:t_all_xx.i_all_xx:./all_xx.sdf注意路径和max/min选择上述命令中,sdf文件和makefile在同一文件夹方法二在测试平台中加载sdf文件`ifdef SDFinitialbegin $sdf_annotate("../../rtl/post_sim/U_sramc.sdf",u_top,,"sdf.log",);end`endif$sdf_a

2020-05-16 17:00:40 5899 2

原创 代码覆盖率检查

编译时加入命令:-cm line+tgl+cond+branch+assert+fsm -cm_line contassign -cm_tgl mdarun时加入命令:-cm line+tgl+cond+branch+assert+fsm -cm_name $(case)-cm_name $(case) 在查看多个case的覆盖率时必须加,否则产生的新的覆盖率文件会被覆盖掉最后执行dve -cov-covdir simv.vdb &...

2020-05-15 11:46:37 1321 1

原创 仿真条件+nospecify +notimingcheck +delay_mode_zero的区别

以标准库单元中一个与非门为例,库.v文件中作了如下描述:module ND(X,A1,A2) output X ; input A1,A2 ; specify (A1 => X) = 40 ; (A2 => X) = 40 ; endspecifyendmodule在标准单元中,定义输入A1和A2到输出X的路径延时都为40 time units。+nospeicy:即ncverilog在仿真时忽略库文件中指定的40 time unit的延时。

2020-05-15 11:27:59 12554

原创 port net pin design cell clock

**加粗样式**port net pin

2020-02-05 15:56:09 568

转载 vim入门教程

vim入门教程 1. 简介Vim(Vi[Improved])编辑器是功能强大的跨平台文本文件编辑工具,继承自Unix系统的Vi编辑器,支持Linux/Mac OS X/Windows系统,利用它可以建立、修改文本文件。进入Vim编辑程序,可以在终端输入下面的命令:$vim [filename]其中filename是要编辑器的文件的路径名。如果文件...

2019-11-15 13:40:36 240

原创 仿真文件常用系统函数

$ test$ plusargs和$ value$plusargsVERILOG的参数可以用define和parameter的方式定义,这种方法要求我们在编译前将变量必须定义好,编译完成之后再也不能修改;然而,有时候我们在进行仿真时,需要从外部传递参数,这个要求怎么满足呢?我们来看下 $ test$ plusargs和$ value$ plusargs的功能,首先来看一个简单的例子:`...

2019-07-01 09:41:06 1171

转载 VCS常用的编译选项

VCS常用的编译选项https://blog.csdn.net/bcs_01/article/details/79803304VCS的仿真选项分编译(compile-time)选项和运行(run-time)选项。1 VCS常用的编译选项表 1 VCS常用的编译选项选项说明-assert dumpoff \ enable_diag \ filter_past定义Sy...

2019-06-26 09:35:04 13399 6

原创 避免双击文件夹每次都打开一个新窗口

windows设置1.在任务栏空白处右键,选择属性2.在弹出的窗口里,单击任务栏按钮的选项3.(win7)选择任务栏按钮-始终合并确定,结束Linux设置1、打开系统–首选项–文件管理;2、在打开的窗口中切换到行为,选中“总是在浏览器窗口打开“,然后点击关闭即可。英文打开目录依次为Syetem -> Preferences -> File Management -&gt...

2019-06-19 19:01:48 5370

原创 对于HR通常提的一些问题的总结

对于HR通常提的一些问题的总结请分别介绍一下自己的优点与缺点?不好的回答是:说一些看上去是缺点,而实际是优点的缺点,比如:哎呀,我这个人的缺点嘛,就是对自己要求完美,导致太努力,工作狂一样的,经常加班,因为我不能容忍自己的工作产出是有瑕疵的,这样一来我的业余生活时间就特别少,总是被家人和朋友抱怨。这样的回答很普遍,表面看回答的很巧妙,但实际在经验丰富的面试官面前,不但不加分,反而会因为自...

2019-01-14 23:14:15 3906 3

原创 呼吸灯(Verilog)

呼吸灯(Verilog)产生一个2s的led呼吸灯,呼吸灯原理是调整亮灭的占空比实现的,1s钟由灭到亮,1s由亮到灭,图中是由灭到亮的占空比。使用三个计数器描述由灭到亮的过程。应当注意,在计数器归零时的判别条件。...

2019-01-13 20:14:46 1992

原创 时序分析基础

建立时间、保持时间建立时间、保持时间建立时间、保持时间建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器。建立时间:Ts = Tcycle+△T-T1.保持时...

2019-01-10 20:18:02 418

多载波宽带无线通信技术

多载波宽带无线通信技术,很经典的一本书,好多人都会用到的。多载波宽带无线通信技术下载。

2017-10-17

模拟电子技术基础

《模拟电路基础》的主要内容有:整流、滤波电路,基本放大电路,集成运算放大器应用电路,信号产生电路,直流稳压电路,晶闸管应用电路,模拟电路读图。

2017-10-17

Decision Feedback IBI Mitigation in OFDM Systems

Decision Feedback IBI Mitigation in OFDM Systems

2017-10-17

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除