使用matlab生成含正弦波表数据ROM

最新推荐文章于 2024-07-23 11:46:55 发布
最新推荐文章于 2024-07-23 11:46:55 发布
阅读量2.3k 收藏 13
点赞数 2
分类专栏： verilog fpga 文章标签： fpga matlab
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Squirrels43/article/details/119030730
版权

写在前面

本篇是对DDS和ADDA实验的补充，就不完全公开了

一、matlab程序

例：使用matlab的DDS ROM生成代码，生成7位输入，16位输出的rom

function generate_DDS_rom()
clc;
close all;
disp('##########################################');
disp('# generate_DDS_rom() RUN');
disp('##########################################');

%%///
%   set your rom config here
rom_word_len = 16;  % rom data word length in bit
rom_addr_len = 7;  % rom address word length in bit
rom_file_name = 'DDS_CORE_ROM.v';  % rom file name
rom_file_dir  = './';  % rom file dir path
description   = 'DDS CORE ROM FILE' % rom description
%%///

rom_vec_len = 2^rom_addr_len;
index = [0:rom_vec_len-1] .';
rom_data_vec_float = sin(2*pi*index/rom_vec_len);
figure; plot(rom_data_vec_float);    % for debug
rom_data_vec_int = fix(rom_data_vec_float * (2^(rom_word_len-1) - 1));
figure; plot(rom_data_vec_int);    % for debug

rom_cfg.rom_word_len  = rom_word_len   ;
rom_cfg.rom_file_name = rom_file_name  ;
rom_cfg.rom_file_dir  = rom_file_dir   ;
rom_cfg.description   = description    ;
gen_rom_rtl(rom_cfg, rom_data_vec_int);


end % generate_DDS_rom()

% ///
% gen_rom_rtl()
%   generate synthesizable rom  hdl code(need synthesizer support).
% ///
% INPUT: 
%   data vector, must be integer value
%   rom word len
%   rom file dir string
%   rom file name string
% OUTPUT:
%   verilog format rom file, all data in 2's complement code format
function gen_rom_rtl(rom_cfg, data_vec);
  
  rom_word_len   = rom_cfg.rom_word_len  ;
  rom_file_name  = rom_cfg.rom_file_name ;
  rom_file_dir   = rom_cfg.rom_file_dir  ;
  
  description    = rom_cfg.description   ;
  data_vec_len = length(data_vec);
  addr_word_len  = ceil(log2(data_vec_len));

  % check input be integer value
  data_vec_fixed = fix(data_vec);
  diff_sum = sum(data_vec == data_vec_fixed);
  % all integer elements will cause the diff_sum be vector length 
  if(diff_sum < data_vec_len)
    fprintf(1,'# ERROR, gen_rom_rtl(), input data_vec must be integer value\n');
    return;
  end
 

  rom_file_dir_name = strcat(rom_file_dir, rom_file_name);

  data_vec_fixed_2c =  data_vec_fixed + (2^rom_word_len) .* (data_vec_fixed < 0);


  romNum        = 2^addr_word_len;
  data_str_cell  = cell(data_vec_len, 1);

  for(idx = 1:data_vec_len)
   data_str_cell{idx} = Dec2BinStr(data_vec_fixed_2c(idx), rom_word_len);
  end % for(idx = 1:data_vec_len)
  
  if(romNum > data_vec_len)
    for(idx = data_vec_len+1:romNum)
     data_str_cell{idx} = Dec2BinStr(0, rom_word_len); 
   end
  end

  fid_rom_file = fopen(rom_file_dir_name, 'w');
  if(fid_rom_file == -1)
    errMsg = strcat('ERROR, gen_rom_rtl(), create file',rom_file_dir_name, ',failed');
    fprintf(1, '%s\n', errMsg);
    return;
  end

  % rom data print 
  % get rom module name
  rom_name = rom_file_name;
  len_rom_file_name = length(rom_file_name);
  if(rom_name(len_rom_file_name-1:len_rom_file_name) == '.v')
    rom_name(len_rom_file_name-1:len_rom_file_name) = [];
  else
    fprintf(1,'#WARNINIG, gen_rom_rtl(), rom_file_name may error, check it!\n');
  end
  fprintf(fid_rom_file,  ...
  '// ************************************************************** //\n');
  fprintf(fid_rom_file,  ...
  '// FILE    : %s \n', rom_file_name);
  fprintf(fid_rom_file,  ...
  '// DSCP    : %s\n', description);
  fprintf(fid_rom_file,  ...
  '// ABOUT   : auto generated rom file by gen_rom_rtl.m\n');
  fprintf(fid_rom_file,  ...
  '// DATE    : %s \n',  datestr(now));
  fprintf(fid_rom_file,  ...
  '// ************************************************************** //\n');
  % generate the crom module
  fprintf(fid_rom_file, ...
  '// module %s()\n', rom_name);
  fprintf(fid_rom_file, ...
  'module %s(\n', rom_name);
  fprintf(fid_rom_file, ...
  '  CLK    ,           // clock\n');
  fprintf(fid_rom_file, ...
  '  RA     ,           // read address\n');
  fprintf(fid_rom_file, ...
  '  RD     );          // read data\n');
  
  fprintf(fid_rom_file, ...
  'input          CLK;\n');
  fprintf(fid_rom_file, ...
  'input  [%-2d :0] RA;\n', addr_word_len-1); 
  fprintf(fid_rom_file, ...
  'output [%-2d :0] RD;\n', rom_word_len-1);
  fprintf(fid_rom_file, ...
  'reg    [%-2d :0] RD;\n', rom_word_len-1);
  
  fprintf(fid_rom_file, ...
  'always @ (posedge CLK)\n'); 
  fprintf(fid_rom_file, ...
  '  case(RA)\n');
  
  for addr = 0:1:data_vec_len-1
    fprintf(fid_rom_file, ... 
  '     %-2d''d %-6d:RD = #1 %-2d''b %s; ', ...
      addr_word_len,addr, rom_word_len, data_str_cell{addr+1});
    fprintf(fid_rom_file, ... 
  '// %6d 0x%s \n', ...
      data_vec_fixed(addr+1), dec2hex(data_vec_fixed_2c(addr+1)));
 
  end
  fprintf(fid_rom_file, ...
  '  default : RD = #1 0;\n');
  fprintf(fid_rom_file, ...
  '  endcase\n');
  
  fprintf(fid_rom_file, ...
  'endmodule \n');
  fclose(fid_rom_file);
  fprintf(1,'# File: %s written\n', rom_file_dir_name);

end % function gen_rom_rtl() 
% 
function str = Dec2BinStr(data, word_len)
  str = '';
  for(idx = word_len-1:-1:0)
    bit_val = bitand(1, bitshift(data, -idx));
    str = strcat(str, int2str(bit_val));
  end
end % function Dec2BinStr()

其生成的Verilog为：

// ************************************************************** //
// FILE    : DDS_CORE_ROM.v 
// DSCP    : DDS CORE ROM FILE
// ABOUT   : auto generated rom file by gen_rom_rtl.m
// DATE    : 23-Jul-2021 14:15:54 
// ************************************************************** //
// module DDS_CORE_ROM()
module DDS_CORE_ROM(
  CLK    ,           // clock
  RA     ,           // read address
  RD     );          // read data
input          CLK;
input  [6  :0] RA;
output [15 :0] RD;
reg    [15 :0] RD;
always @ (posedge CLK)
  case(RA)
     7 'd 0     :RD = #1 16'b 0000000000000000; //      0 0x0 
     7 'd 1     :RD = #1 16'b 0000011001000111; //   1607 0x647 
     7 'd 2     :RD = #1 16'b 0000110010001011; //   3211 0xC8B 
     7 'd 3     :RD = #1 16'b 0001001011000111; //   4807 0x12C7 
     7 'd 4     :RD = #1 16'b 0001100011111000; //   6392 0x18F8 
     7 'd 5     :RD = #1 16'b 0001111100011001; //   7961 0x1F19 
     7 'd 6     :RD = #1 16'b 0010010100100111; //   9511 0x2527 
     7 'd 7     :RD = #1 16'b 0010101100011110; //  11038 0x2B1E 
     7 'd 8     :RD = #1 16'b 0011000011111011; //  12539 0x30FB 
     7 'd 9     :RD = #1 16'b 0011011010111001; //  14009 0x36B9 
     7 'd 10    :RD = #1 16'b 0011110001010110; //  15446 0x3C56 
     7 'd 11    :RD = #1 16'b 0100000111001101; //  16845 0x41CD 
     7 'd 12    :RD = #1 16'b 0100011100011100; //  18204 0x471C 
     7 'd 13    :RD = #1 16'b 0100110000111111; //  19519 0x4C3F 
     7 'd 14    :RD = #1 16'b 0101000100110011; //  20787 0x5133 
     7 'd 15    :RD = #1 16'b 0101010111110100; //  22004 0x55F4 
     7 'd 16    :RD = #1 16'b 0101101010000001; //  23169 0x5A81 
     7 'd 17    :RD = #1 16'b 0101111011010110; //  24278 0x5ED6 
     7 'd 18    :RD = #1 16'b 0110001011110001; //  25329 0x62F1 
     7 'd 19    :RD = #1 16'b 0110011011001110; //  26318 0x66CE 
     7 'd 20    :RD = #1 16'b 0110101001101100; //  27244 0x6A6C 
     7 'd 21    :RD = #1 16'b 0110110111001001; //  28105 0x6DC9 
     7 'd 22    :RD = #1 16'b 0111000011100001; //  28897 0x70E1 
     7 'd 23    :RD = #1 16'b 0111001110110101; //  29621 0x73B5 
     7 'd 24    :RD = #1 16'b 0111011001000000; //  30272 0x7640 
     7 'd 25    :RD = #1 16'b 0111100010000011; //  30851 0x7883 
     7 'd 26    :RD = #1 16'b 0111101001111100; //  31356 0x7A7C 
     7 'd 27    :RD = #1 16'b 0111110000101001; //  31785 0x7C29 
     7 'd 28    :RD = #1 16'b 0111110110001001; //  32137 0x7D89 
     7 'd 29    :RD = #1 16'b 0111111010011100; //  32412 0x7E9C 
     7 'd 30    :RD = #1 16'b 0111111101100001; //  32609 0x7F61 
     7 'd 31    :RD = #1 16'b 0111111111010111; //  32727 0x7FD7 
     7 'd 32    :RD = #1 16'b 0111111111111111; //  32767 0x7FFF 
     7 'd 33    :RD = #1 16'b 0111111111010111; //  32727 0x7FD7 
     7 'd 34    :RD = #1 16'b 0111111101100001; //  32609 0x7F61 
     7 'd 35    :RD = #1 16'b 0111111010011100; //  32412 0x7E9C 
     7 'd 36    :RD = #1 16'b 0111110110001001; //  32137 0x7D89 
     7 'd 37    :RD = #1 16'b 0111110000101001; //  31785 0x7C29 
     7 'd 38    :RD = #1 16'b 0111101001111100; //  31356 0x7A7C 
     7 'd 39    :RD = #1 16'b 0111100010000011; //  30851 0x7883 
     7 'd 40    :RD = #1 16'b 0111011001000000; //  30272 0x7640 
     7 'd 41    :RD = #1 16'b 0111001110110101; //  29621 0x73B5 
     7 'd 42    :RD = #1 16'b 0111000011100001; //  28897 0x70E1 
     7 'd 43    :RD = #1 16'b 0110110111001001; //  28105 0x6DC9 
     7 'd 44    :RD = #1 16'b 0110101001101100; //  27244 0x6A6C 
     7 'd 45    :RD = #1 16'b 0110011011001110; //  26318 0x66CE 
     7 'd 46    :RD = #1 16'b 0110001011110001; //  25329 0x62F1 
     7 'd 47    :RD = #1 16'b 0101111011010110; //  24278 0x5ED6 
     7 'd 48    :RD = #1 16'b 0101101010000001; //  23169 0x5A81 
     7 'd 49    :RD = #1 16'b 0101010111110100; //  22004 0x55F4 
     7 'd 50    :RD = #1 16'b 0101000100110011; //  20787 0x5133 
     7 'd 51    :RD = #1 16'b 0100110000111111; //  19519 0x4C3F 
     7 'd 52    :RD = #1 16'b 0100011100011100; //  18204 0x471C 
     7 'd 53    :RD = #1 16'b 0100000111001101; //  16845 0x41CD 
     7 'd 54    :RD = #1 16'b 0011110001010110; //  15446 0x3C56 
     7 'd 55    :RD = #1 16'b 0011011010111001; //  14009 0x36B9 
     7 'd 56    :RD = #1 16'b 0011000011111011; //  12539 0x30FB 
     7 'd 57    :RD = #1 16'b 0010101100011110; //  11038 0x2B1E 
     7 'd 58    :RD = #1 16'b 0010010100100111; //   9511 0x2527 
     7 'd 59    :RD = #1 16'b 0001111100011001; //   7961 0x1F19 
     7 'd 60    :RD = #1 16'b 0001100011111000; //   6392 0x18F8 
     7 'd 61    :RD = #1 16'b 0001001011000111; //   4807 0x12C7 
     7 'd 62    :RD = #1 16'b 0000110010001011; //   3211 0xC8B 
     7 'd 63    :RD = #1 16'b 0000011001000111; //   1607 0x647 
     7 'd 64    :RD = #1 16'b 0000000000000000; //      0 0x0 
     7 'd 65    :RD = #1 16'b 1111100110111001; //  -1607 0xF9B9 
     7 'd 66    :RD = #1 16'b 1111001101110101; //  -3211 0xF375 
     7 'd 67    :RD = #1 16'b 1110110100111001; //  -4807 0xED39 
     7 'd 68    :RD = #1 16'b 1110011100001000; //  -6392 0xE708 
     7 'd 69    :RD = #1 16'b 1110000011100111; //  -7961 0xE0E7 
     7 'd 70    :RD = #1 16'b 1101101011011001; //  -9511 0xDAD9 
     7 'd 71    :RD = #1 16'b 1101010011100010; // -11038 0xD4E2 
     7 'd 72    :RD = #1 16'b 1100111100000101; // -12539 0xCF05 
     7 'd 73    :RD = #1 16'b 1100100101000111; // -14009 0xC947 
     7 'd 74    :RD = #1 16'b 1100001110101010; // -15446 0xC3AA 
     7 'd 75    :RD = #1 16'b 1011111000110011; // -16845 0xBE33 
     7 'd 76    :RD = #1 16'b 1011100011100100; // -18204 0xB8E4 
     7 'd 77    :RD = #1 16'b 1011001111000001; // -19519 0xB3C1 
     7 'd 78    :RD = #1 16'b 1010111011001101; // -20787 0xAECD 
     7 'd 79    :RD = #1 16'b 1010101000001100; // -22004 0xAA0C 
     7 'd 80    :RD = #1 16'b 1010010101111111; // -23169 0xA57F 
     7 'd 81    :RD = #1 16'b 1010000100101010; // -24278 0xA12A 
     7 'd 82    :RD = #1 16'b 1001110100001111; // -25329 0x9D0F 
     7 'd 83    :RD = #1 16'b 1001100100110010; // -26318 0x9932 
     7 'd 84    :RD = #1 16'b 1001010110010100; // -27244 0x9594 
     7 'd 85    :RD = #1 16'b 1001001000110111; // -28105 0x9237 
     7 'd 86    :RD = #1 16'b 1000111100011111; // -28897 0x8F1F 
     7 'd 87    :RD = #1 16'b 1000110001001011; // -29621 0x8C4B 
     7 'd 88    :RD = #1 16'b 1000100111000000; // -30272 0x89C0 
     7 'd 89    :RD = #1 16'b 1000011101111101; // -30851 0x877D 
     7 'd 90    :RD = #1 16'b 1000010110000100; // -31356 0x8584 
     7 'd 91    :RD = #1 16'b 1000001111010111; // -31785 0x83D7 
     7 'd 92    :RD = #1 16'b 1000001001110111; // -32137 0x8277 
     7 'd 93    :RD = #1 16'b 1000000101100100; // -32412 0x8164 
     7 'd 94    :RD = #1 16'b 1000000010011111; // -32609 0x809F 
     7 'd 95    :RD = #1 16'b 1000000000101001; // -32727 0x8029 
     7 'd 96    :RD = #1 16'b 1000000000000001; // -32767 0x8001 
     7 'd 97    :RD = #1 16'b 1000000000101001; // -32727 0x8029 
     7 'd 98    :RD = #1 16'b 1000000010011111; // -32609 0x809F 
     7 'd 99    :RD = #1 16'b 1000000101100100; // -32412 0x8164 
     7 'd 100   :RD = #1 16'b 1000001001110111; // -32137 0x8277 
     7 'd 101   :RD = #1 16'b 1000001111010111; // -31785 0x83D7 
     7 'd 102   :RD = #1 16'b 1000010110000100; // -31356 0x8584 
     7 'd 103   :RD = #1 16'b 1000011101111101; // -30851 0x877D 
     7 'd 104   :RD = #1 16'b 1000100111000000; // -30272 0x89C0 
     7 'd 105   :RD = #1 16'b 1000110001001011; // -29621 0x8C4B 
     7 'd 106   :RD = #1 16'b 1000111100011111; // -28897 0x8F1F 
     7 'd 107   :RD = #1 16'b 1001001000110111; // -28105 0x9237 
     7 'd 108   :RD = #1 16'b 1001010110010100; // -27244 0x9594 
     7 'd 109   :RD = #1 16'b 1001100100110010; // -26318 0x9932 
     7 'd 110   :RD = #1 16'b 1001110100001111; // -25329 0x9D0F 
     7 'd 111   :RD = #1 16'b 1010000100101010; // -24278 0xA12A 
     7 'd 112   :RD = #1 16'b 1010010101111111; // -23169 0xA57F 
     7 'd 113   :RD = #1 16'b 1010101000001100; // -22004 0xAA0C 
     7 'd 114   :RD = #1 16'b 1010111011001101; // -20787 0xAECD 
     7 'd 115   :RD = #1 16'b 1011001111000001; // -19519 0xB3C1 
     7 'd 116   :RD = #1 16'b 1011100011100100; // -18204 0xB8E4 
     7 'd 117   :RD = #1 16'b 1011111000110011; // -16845 0xBE33 
     7 'd 118   :RD = #1 16'b 1100001110101010; // -15446 0xC3AA 
     7 'd 119   :RD = #1 16'b 1100100101000111; // -14009 0xC947 
     7 'd 120   :RD = #1 16'b 1100111100000101; // -12539 0xCF05 
     7 'd 121   :RD = #1 16'b 1101010011100010; // -11038 0xD4E2 
     7 'd 122   :RD = #1 16'b 1101101011011001; //  -9511 0xDAD9 
     7 'd 123   :RD = #1 16'b 1110000011100111; //  -7961 0xE0E7 
     7 'd 124   :RD = #1 16'b 1110011100001000; //  -6392 0xE708 
     7 'd 125   :RD = #1 16'b 1110110100111001; //  -4807 0xED39 
     7 'd 126   :RD = #1 16'b 1111001101110101; //  -3211 0xF375 
     7 'd 127   :RD = #1 16'b 1111100110111001; //  -1607 0xF9B9 
  default : RD = #1 0;
  endcase
endmodule

二、使用方法

按照所需要ROM的输入、输出位数，更改matlab代码中的rom_word_len和rom_addr_len这两个变量，然后运行即可。

（参考老师的程序，这玩意要是本人自己写，打死我也写不出来。）

OVER结束

Squirrels43
关注
  • 2
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
正弦1K的16bit ROM表
09-28
网上多数是64、256、360个数据的正弦表。对1K数据表的资源很难找，先提供1KROM的正弦16Bit数据表,1K正弦查值表和十进制对应表。
使用C语言生成DAC的Sin正弦波数据表（一个周期采样32个）
CrzayBrain的博客
05-13 1713
使用C语言生成DAC的Sin正弦波数据表（一个周期采样32个）
Quartus正弦波发生器VHDL代码仿真
xiakunpei123的博客
12-25 1351
代码功能： 正弦波发生器 使用quartus设计，VHDL语言设计正弦波发生器 内部存储正弦波的ROM表，通过仿真波形可以观察到正弦波
MATLAB绘制方波、锯齿波、三角波、正弦波和余弦波、
最新发布
xrgs_shz的博客
07-23 1360
一、引言一、引言MATLAB是一种具有很强的数值计算和数据可视化软件，提供了许多内置函数来简化数学运算和图形的快速生成。在MATLAB中，你可以使用多种方法来快速绘制正弦波、方波和三角波。以下是一些基本的示例，展示了如何使用MATLAB的命令来实现正弦波、方波和三角波的快速绘制，大家可以在此基础上进行改进，为学习、科研和工作提供便利。二、绘制正弦波和余弦波可以通过sin函数、cos函数和plot来进行绘制,MATLAB详细编程如下。clear all;close all;clc;
关于一个正弦波程序表格生成器
u010600182的博客
07-19 2131
关于一个正弦波程序表格生成器 首先附上代码----先声明，我是个抓不到钱的菜鸟，开始再这里分享我的成长。 import math import time fp = "正弦波表格.txt" def sintab_create(tableIndex,tablelength,highVol,period,outVol): with open(fp,"a") as f: f.write('''static const uint8_t TabData_%d[%d]=//%dV\n{\n'''
MATLAB生成正弦码表
qq_40965124的博客
08-21 4764
MATLAB生成正弦码表 在试用单片机或者FPGA驱动DAC的时候，往往要涉及到正弦码表，下面就附上一段MATLAB代码用于生成正弦码表。 depth =256; %存储器的单元数 widths = 12;%数据宽 N bit fidc = fopen('C:\Users\WangJN\Desktop\sine.txt','wt');%打开/创建指定路径下的文件 for(x = 1 : depth) fprintf(fidc,'%d,',round((2^widths/2-1)*sin(2*pi*(x-1)
【EDA/FPGA课程设计】通过matlab生成mif文件生成正弦波、方波、锯齿波，并调用ROM.IP核生成仿真输出相应三种波形
05-08
在这个项目中，MATLAB被用来生成三种基本的模拟波形：正弦波、方波和锯齿波。正弦波是最基本的周期性波形，常见于物理现象和工程应用；方波是一种包含所有谐波成分的理想化波形，常用于数字信号处理；锯齿波则在音频...
matlab生成正弦波、三角波、锯齿波并取点的程序
12-30
在MATLAB中生成正弦波、三角波和锯齿波是常见的操作，这些波形在信号处理、通信系统、数字电路设计（如FPGA应用）等领域有着广泛应用。本程序提供了在MATLAB命令行环境中编写的模块，使得用户可以便捷地生成这三种...
用MATLAB为FPGA生成正弦查询表coe
02-19
2. **生成正弦波数据**：在MATLAB中使用`sin()`函数生成所需的正弦值数组。这个数组是查询表的基础，包含了不同角度对应的正弦值。 3. **优化数据**：为了减少存储空间和计算资源，可能需要对生成的数据进行量化和...
matlab产生正弦波及.mif文件的程序-其它文档类资源
01-20
在MATLAB生成正弦波后，数据会被转换成.mif格式，以便Quartus II可以读取并加载到FPGA的存储器中。.mif文件的格式通常包含数据宽度、地址宽度和实际的数据数组。 3. **Quartus II与FPGA**： Quartus II是Altera...
matlab产生正弦波及.mif文件的程序
08-25
根据提供的文件信息，我们...综上所述，通过 MATLAB 生成的正弦波 ROM 表及 .mif 文件可以方便地在 Quartus 中使用，从而实现在 FPGA 上快速生成正弦波的功能。这种方法不仅简化了 FPGA 设计过程，还提高了开发效率。
40MHz时钟下的1KHz的正弦表
12-16
40MHz时钟下的1KHz的正弦表 用作da信号的测试 无论是单片机还是fpga都可以用的正弦值 输出时1k赫兹的正弦数字量
Matlab实现DDS仿真
01-15
matlab实现DDS仿真，内附代码及仿真结果分析。为matlab编程部分内容
用matlab生成正弦函数代码-How-to-Generate-Sine-Table-LUT:如何生成正弦表LUT
05-22
用matlab生成正弦函数代码如何生成正弦表LUT 生成正弦表作为查找表（LUT）2020年7月9日 我感谢您的评论。 给我发电子邮件！ 雇用我！ 花园品种的微控制器通常没有浮点单元（FPU）。 当需要多个整数计算时，可以用软件技术代替浮点计算。 依靠软件会使它在CPU使用率和速度方面相当昂贵。 内核内部的常见ALU操作只是基本的算术逻辑，没有复杂的DSP，MAC和存储器保护可利用。 我们甚至还没有涉及将数据从存储器转移到或转移到DAC和ADC等外设的话题。 因此，我们可以进行“预先计算”并仅查找值并从那里进行计算，而不是“即时”计算。 在数据移动时，复杂的或专用的外围设备（例如DMA或直接存储器访问）是一种很好的技术。 DMA意味着“没有CPU”干预，因此，不影响CPU性能。 因此，LUT只是我们预先计算“我们要查找”的值的数组。 非常方便和机智！ 我们可以设计您可能想到的任何波形。 但是，在继续进行任意波形生成之前，我们首先需要注意波形表的生成。 对于基本波形，我们选择要生成的正​​弦表查找表。 我们提供了一个matlab脚本和一个C程序来演示该过程。 我们需要多少点取决于转换器的
正弦波表（应该还会补充）
qq_42538417的博客
09-01 2573
matlab生成正弦波表代码如下 fs=1000; %设定采样频率 N=1000; %采样点数 n=0:N-1; t=n/fs; f1=1; %频率 x=round(1875*(1+(0.8*sin(2*pi*f1*t)))); %生成正弦信号，并取整 plot(t,x); csvwrite('myFile.txt',x);%写成dat文件，数字之间的间隔为逗号 ...
基于FPGA的DDS实现
djrts的博客
07-21 1467
DDS（Direct DIgital Synthesizer）—直接数字频率合成，是一种用于通过单个固定频率的参考时钟信号生成任意波形的频率合成器，被广泛用于测试测量仪表和通信系统中 一、DDS的主要组成部分： 简单DDS系统，最终输出频率只能通过改变参考时钟频率或对PROM重新编程来实现，较为不灵活。 此类DDS系统相对较为灵活 DDS主要有相位累加器、相位调制器、正弦ROM查找表和D/A转换模块四部分组成 相位累加器(一个计数器)：是整个DDS的核心，主要完成相位累加,该累加器的值将作为ROM的地址
DDS技术之FPGA技术之LPM_ROM生成正弦波
热门推荐
似水如风
11-07 1万+
频率合成技术是利用频率合成的方法，使某一（或多个）基准频率，通过一定的变换与处理后，形成一系列等间隔的离散频率。        直接数字频率合成器(Direct Digital Frequency Synthesize)技术是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。其原理图如下：                  如图所示，用VHDL编程的话，至少需要建立一个加
Vivado基于Rom IP核查找表生成cos、sin波形的方法
dxz44444的博客
12-02 3147
一、MATLAB生成sin,cos的数据文件 构造256点的正余弦表，分别得到 cos和sin的查找表 matlab代码: 求sin fid = fopen('sin.txt','a' ); str1 = 'MEMORY_INITIALIZATION_RADIX=10;'; str2 = 'MEMORY_INITIALIZATION_VECTOR='; fprintf(fid,'\t%s\n \t%s\n', str1,str2); for k=1:256; y(k) =sin(2*pi*k/256
FPGA产生matlab正弦波等波形，以及DAC驱动
weixin_44302627的博客
11-09 4169
FPGA使用ROM存放波形，通过DAC芯片完成特定频率波形 硬件新手 1.利用 Matlab,生成分别对正弦波、三角波、 方波进行 256 个采样点的.coe 文件。 2.进行 ROM 地址译码的设计，实现可调频率、相位、幅值。 3.利用 DAC 生成波形。 4.进行时序仿真。 5.下载用示波器验证。 1.利用 DAC 实现的数字式波形合成器 波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常。加入的信号 有：正弦波、三角波、方波和任意波形等。这里我们采用如下方案：
matlab生成正弦波rom文件
07-28
您可以使用MATLAB来生成正弦波ROM文件。以下是一个简单的示例代码： ```matlab % 参数设置 amplitude = 1; % 振幅 frequency = 1; % 频率 sampleRate = 1000; % 采样率 phaseOffset = 0; % 相位偏移 % 生成时间...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值