UVM：设计模式

已于 2022-03-07 09:07:17 修改
阅读量447 收藏 3
点赞数
分类专栏： 数字IC验证方法学 文章标签： 数字IC IC验证 设计模式
于 2022-03-05 11:27:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/123291964
版权
本文探讨了UVM中观察者模式如何体现在TLM通信和sequence机制上，解释了为什么initiator能调用target实现的方法，并介绍了观察者模式的概念及其在IC验证中的作用。通过这种方式，target可以按需响应initiator，避免不必要的资源消耗。
摘要由CSDN通过智能技术生成

目录

1. 观察者模式：TLM通信、sequence机制

在运用TLM通信、读sequence机制源码的时候有些方法调用感觉很别扭，果然是某种设计模式在作怪。下面说一说。

对于TLM通信而言，是否想过为什么为什么控制流和数据流方向可能不一样？最直观的想法不应该是：两个端口，谁想向对方发数据就put过去不就好了？为什么initiator可以从target端get回数据，而且get是initiator调用，却由target来实现？

对于sequence机制而言，从源码中可以看出，很多地方明明是sequence调用自己的方法，但其内部有很多sequencer在运行。例如start_item和finish_item，在源码中做了这些事情：申请仲裁、缓存trans、等待driver反馈，但你会发现这些全是sequencer在做的，很奇怪申请仲裁不应该是类似seq.request_arb(sqr,item);这种形式嘛？

UVM设计模式 &#x

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
UVM：factory 机制
Starry__的博客
02-14 4691
目录1. 注册2. 创建3. 创建函数的重载3.1. 重载方法一次重载连续重载3.2. 信息打印 译作工厂机制，来源于设计模式中的工厂机制。 factoy机制的意义在于：通过将拓展类在工厂注册，可实现环境内部组件的创建与对象的重载 factory机制主要针对构成验证环境层次的uvm_component及其子类，以及构成环境配置属性和数据传输的uvm_object及其子类 1. 注册 使用factory机制的第一步就是将类注册到工厂。这个factory是整个全局仿真中存在且唯一的“机构”，所有被注册的类才能
UVM实战---张强书中的案例
qq_40567244的博客
04-16 622
目录 一、整体的设计结构图 二、各个组件代码详解 2.1 DUT 2.2 top_tb 2.3 my_driver 2.4 my_transaction 2.5 my_env 2.6 my_monitor 2.7 my_agent 2.8 my_model 2.9 my_scoreboard 2.10 my_sequencer 2.11 base_test 2.12 my_case0 2.13 my_case1
UVM设计模式总结
oldmoney
02-10 314
UVM设计模式 （六）命令模式、三种sequence启动方式、start_item/finish_item、中介模式、virtual sequence
UVM设计模式 （十） 观察者模式、uvm_subscriber、TLM、总结
Holden_Liu的博客
01-02 6513
观察者模式 Observer Pattern：对象之间定义一个一对多的依赖关系，当一个对象改变的时候，所有依赖对象都会自动收到通知。 观察目标(Subject)和观察者(Observer)是一对多的关系。有时候观察者模式也叫做发布-订阅模式（Publisher-Subscriber)。观察者模式将观察者和被观察者代码解耦。 示例：股民Investor作为观察者，股票Stock作为观察目标。当股价大于20或者小于10时，观察者将会收到通知，执行各自的函数。 可以看到，在Stock中调用notifyOb
UVM设计模式 （六）访问者模式、uvm_phase、uvm objection、uvm_visitor、process control
Holden_Liu的博客
12-21 2514
访问者模式 Visitor Pattern：允许一个或者多个操作应用到一组对象上，解耦操作和对象本身。换言之，如果component的数据结构是比较稳定的，但其是易于变化的，那么使用访问者模式是个不错的选择。 常见的访问者模式有五种角色： (1) Vistor（抽象访问者）：为该对象结构中具体元素角色声明一个访问操作接口。 (2) ConcreteVisitor（具体访问者）：每个具体访问者都实现了Vistor中定义的操作。 (3) Element（抽象元素）：定义了一个accept操作，以Vis
#UVM# 设计模式 ： OOP特性、设计原则、规范与单元测试
那么菜的博客
02-15 340
开篇 懂得“数据结构与算法” 写出高效的代码，懂得“设计模式”写出高质量的代码。何为高质量的代码？ 下面这些词汇是我们常用的形容好代码的词汇： ????设计模式之美 灵活性（flexibility）、可扩展性（extensibility）、可维护性（maintainability）、可读性（readability）、可理解性（understandability）、易修改性（changeability）、可复用（reusability）、可测试性（testability）、模块化（modularity
UVM设计模式 ( 一 ) OOP特性、设计原则、规范与单元测试
Holden_Liu的博客
12-12 6056
开头 懂得“数据结构与算法” 写出高效的代码，懂得“设计模式”写出高质量的代码。 何为高质量的代码？ 下面这些词汇是我们常用的形容好代码的词汇： 灵活性（flexibility）、可扩展性（extensibility）、可维护性（maintainability）、可读性（readability）、可理解性（understandability）、易修改性（changeability）、可复用（reusability）、可测试性（testability）、模块化（modularity）、高内聚低.
UVM：验证平台组成
Starry__的博客
02-10 2599
目录1. UVM testbench的组成1.1. uvm_component 与 uvm_objectuvm_component 的特有机制1.3. 测试用例中的树形结构uvm_top1.4. 继承自uvm_object的常用组件uvm_sequence_itemuvm_sequenceuvm_reg_item, uvm_reg_map, ...2. UVM testbench 与 Systermverilog testbench 的差异（待完善）2.1. UVM testbench 的优势自闭性 与复用
UVM：事务级建模（Transaction Level Modeling, TLM）1.0 通信标准
Starry__的博客
02-27 1335
目录1. 基本概念initiator 与 target1.1. 端口阻塞性：blocking 与 nonblocking数据流：put(T t)、get(output T t)、peek(output T t) 与 transport控制流：port 、export 与 impTLM 通信的建立和调用2. 一（port）对一（imp）单向数据流 端口通信2.1. TLM 通信的建立和调用数据流方法名冲突3. 一（port）对多（imp）单向数据流 端口通信3.1. Analysis 端口阻塞性：无数据流：f
单例模式+UVM验证平台+force/release/probe信号
最新发布
03-10
单例模式是一种常用的软件设计模式，其...今天，借助于UVM设计模式中的单例模式，来实现在UVM TB 验证平台中对RTL层级结构中的信号，进行force/release、probe 目的。 所以，借助于UVM实战书籍中的例子，实现该目的。
UVM设计模式 （九） 状态模式、Modelling Finite-State Machines in Testbench
Holden_Liu的博客
12-09 2127
硬件设计中的FSM，不仅是一种电路的描述工具，而且也是一种思想方法；数字逻辑本质上都可以归一化为FSM；RTL描述FSM可以归类为常用的几种方法，通常采用三段式的描述； 在我们的验证环境中，有时也需要一个组件专门负责FSM的建模；例如验证USB Device DUT时，验证环境需要模拟USB Host的行为；对于USB协议复杂的状态机，使用专门的FSM组件模拟，可以减少组件间的耦合；也可以将FSM组件的状态赋值到virtual interface上，通过波形协助debug；
UVM设计模式 ( 四 ) 模板模式、策略模式、default_sequence、uvm_callback
Holden_Liu的博客
12-19 4199
上一篇介绍了结构型设计模式：单例模式和工厂模式，接下来介绍行为型设计模式在UVM中的应用。 策略模式
UVM设计模式 (三) 静态类、资源管理、uvm_event、uvm_*_pool、uvm_config_db、UVM_REGEX_NO_DPI
Holden_Liu的博客
03-07 3643
静态类(static class)、成员类(member class)、局部类(local class)、匿名类 （anonymous class）https://blog.csdn.net/qq_30021219/article/details/82661528 不可以config_db 队列，联合数组 uvm_pool: 内部静态类 uvm_queue:队列 uvm_config_db 优先级 scope, 资源存给谁，谁可以取 override get set history uvm_pool
UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY
Holden_Liu的博客
12-12 1万+
软件中的设计模式可归纳为三类：创建型，结构型，行为型。本节介绍创建型设计模式在UVM中的应用。 在开始创建型设计模式介绍之前，回顾下Systemverilog中的Parameterized classes 和 Static method 的相关语法。 参数化的类 SV中的参数化的类，类似于Verilog中参数化的模块，例化时指定位宽等的值，在SV中一般用于为类增加数据类型的参数。 如下示例，在声明S_bit句柄时，传入的type类型为bit [1:10]，W没有指定默认为5，如果type T没有指定
systemverilog硬件设计及建模_UVM方法学与设计模式（一）：从OOP的本质，设计模式到设计原则...
weixin_39595271的博客
12-06 176
面向对象编程（OOP）是业界使用非常广泛的一种编程范式。以C++的OOP为例，其包含通常我们所说的OOP三大要素：继承、封装和多态。C++ OOP 组成C++的OOP内容相对来说比SystemVerilog（SV）或者Java （sv很多特性都是借鉴了java）来说更加丰富一些。以我们最喜欢的特性“继承”来说，C++不仅支持三种不同level的继承方式，public继承，protected继承和p...
UVM设计模式 （七）命令模式、三种sequence启动方式、start_item/finish_item、中介模式、virtual sequence
热门推荐
Holden_Liu的博客
12-27 1万+
a
UVM sequence 3种启动方式
踩坑记录
09-19 3042
在build_phase中将某个sequence配置成某个sequencer的动态运行的phase中（如main_phase）的default_sequence， 那么在仿真执行到main_phase的时候，squencer的default_sequence就会启动。第二类：uvm_do_on类。第一类：uvm_do类。
uvm设计分析——field automation
ahr7882的博客
10-20 1370
uvm中的field_automation主要实现了class中的基础元素的copy，compare等函数， 　　　　实现方式分为两种：1)用户注册，field系列宏；uvm内部调用static status container中的function； 　　　　　　　　　　　　 2)用户自己实现do_copy，do_print等函数，调用static printer内的函数； ...
深入理解UVM：从基础到实践
在教程中，作者首先介绍了UVM的基本理念，解释了为什么UVM会采用特定的设计方式，让读者不仅能够使用UVM，还能够理解其背后的逻辑。接着，通过一个名为TinyALU的小型算术逻辑单元的验证平台实例，详细阐述了如何构建...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值