Xilinx FPGA ML605 开发笔记——简单中断实现

最新推荐文章于 2024-06-26 10:40:45 发布
最新推荐文章于 2024-06-26 10:40:45 发布
阅读量5.2k 收藏 5
点赞数
分类专栏： FPGA 文章标签： Xilinx fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/StormrageWang/article/details/39959951
版权
本文介绍了如何在Xilinx FPGA ML605开发板上利用PUSH_BUTTON实现中断功能，并详细阐述了如何将LED与GPIO的连线从输出改为输入输出。通过修改mhs和UCF文件，配置GPIO引脚，最终在SDK中完成相关功能的编码，实现了按按钮时LED全灭的跑马灯效果。
摘要由CSDN通过智能技术生成

上一篇文章http://blog.csdn.net/stormragewang/article/details/39581545介绍了如何使用LED显示跑马灯，在这篇博客中将介绍下如何使用PUSH_BUTTON发送中断，同时对上一篇文章中如何修改LED与GPIO的连线为IO做一个详细的介绍。

首先还是通过Xilinx Platform Studio创建一个XPS工程


后面选择开发板的型号照旧


再选择自己需要的外设，我选择了RAM、LED、PUSH_BUTTON和UART，注意将PUSH_BUTTON的“使用中断”选项选中


这样工程就创建好了


下面详细介绍下如何修改LED与GPIO的连线为IO线

未修改前我们可以看到连线的详细情况如下（默认为输出线）：


最低0.47元/天 解锁文章
StormrageWang
关注
专栏目录
Xilinx FPGA ML605 开发笔记——Hello world工程
StormrageWang的专栏
09-02 5966
最近要学习项目组的FPGA的guangqian
基于Xilinx FPGA的中断处理.pdf
07-13
基于Xilinx FPGA的中断处理.pdf
Zynq7000系列FPGA中的中断
最新发布
u011565038的博客
06-26 1519
本文介绍Zynq7000系列FPGA中的系统级中断环境和中断控制器的功能
Xilinx Virtex6 ML605开发板原理图PCB 推荐！！.rar
09-10
Xilinx Virtex6 ML605开发板原理图PCB 推荐！！原理图： ml605_schematics.pdf 48页 PCB（Allegro格式）： ML605_brd_091909.brd 16层板 希望对大家有帮助！！ 开发 virtex6_ml605.part1.rar 3.91 MB, 下载次数: 2933 , 下载积分: 资产 -2 信元, 下载支出 2 信元 virtex6_ml605.part2.rar 1.87 MB, 下载次数: 1389 , 下载积分: 资产 -2 信元, 下载支出 2 信元
fpga最小系统设计如何加入中断_Xilinx FPGA 自主配置管理容错设计研究（二）
weixin_29789925的博客
12-30 858
【摘要】针对SRAM型FPGA在空间辐射环境下容易受到单粒子效应影响的问题，在分析可重配置的Xilinx FPGA的结构和故障模式的基础上，提出一种基于自主配置管理的Xilinx FPGA容错设计方案。综合运用诸如逻辑电路三模冗余、块存储器EDAC校验、动态回读、动态局部重配置及周期全局重配置等方法实现故障的屏蔽、检测和修复。该方案覆盖了FPGA的各种单粒子效应故障模式，并且在芯片内部实...
Xilinx FPGA Xilinx Virtex6 ML605开发板原理图+candence PCB.brd-电路方案
04-22
Virtex:registered:-6 FPGA ML605 评估套件为那些需要高性能、串行连接功能和高级存储器接口的系统设计提供了开发环境。ML605 得到了预验证的参考设计和行业标准 FPGA 夹层连接器（FMC）的支持，能够利用子卡实现升级和定制。集成式工具有助于简化符合复杂设计要求的解决方案的创建。 配置 板上配置电路（USB 到 JTAG） 16MB Platform Flash XL 32MB 并行（BPI）Flash 带有 2GB Compact FLASH（CF）卡的 System ACE CF 通信与网络 10/100/1000 三速以太网（GMII、RGMII、SGMII、MII） SFP 收发器连接器 带有4个 SMA 连接器的 GTX 端口（TX、RX） USB 到 UART 桥 USB 主端口和 USB 外设端口 PCI Express x8 边缘连接器（利用 Virtex-6 LX240T-1 芯片，卡支持高达 x4 Gen2） 存储器 DDR3 SO-DIMM（512 MB） BPI 线性 Flash（32 MB）（还可用于配置） IIC EEPROM（8 Kb） 时钟技术 200 MHz 振荡器（差分） 66 MHz 插座振荡器（单端） 用于外部时钟（差分）的 SMA 连接器 带有2个 SMA 连接器的 GTX 参考时钟端口 输入/输出和扩展端口 16x2 LCD 字符显示器 DVI 输出 系统监视器 用户按钮（5）、DIP 开关（13）、LED（13） 带有2个 SMA 连接器的用户 GPIO 2个 FMC 扩展端口 高引脚数（HPC） 8个 GTX 收发器 160个 SelectIO 低引脚数（LPC） 1个 GTX 收发器 68个 SelectIO 功耗 12V 插墙式适配器或 ATX 2.5V、1.5V、1.2V 和 1.0V 电源的电压和电流测量功能
ZYNQ中断示例修改
DavidBrucesun的博客
03-16 2699
说明：在一些Vitis生成的中断示例中，经常会有“xintc”作为中断中断控制器，导致无法直接编译。本文以xuartlite为示例介绍修改过程。 文章目录头文件 Include File常量定义 Constant Definitions变量定义 Variable Definitions中断配置函数原中断配置函数修改后的中断配置函数总结 头文件 Include File 将 #include "xintc.h" 修改为 #include "xscugic.h" 常量定义 Constant Defin
ZYNQ+Vivado2015.2系列（十三）私有定时器中断
ChuanjieZhu
01-15 3684
私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。 CPU的私有中断(PPI)，5个：全局定时器， 私有看门狗定时器， 私有定时器以及来自 PL 的 FIQ/IRQ。 它们的触发类型都是固定不变的， 并且来自 PL 的快速中断信号 FIQ 和中断信号 IRQ 反向， 然后送到中断控制器因此尽管在ICDICFR
xintc
01-12
我的软件是为大家服务的
基于Xilinx N4板和MicroBlaze核的走马管
weixin_42413559的博客
06-10 1186
一.硬件连接先用ise套餐里面的Xilinx Platform Studio(XPS)的最小系统生成器（Basic System Builder(BSB)）创建一个XPS工程1).GPIO2).中断3).定时器4).UCF二.软件编写用SDK进行应用程序的编写1).初始化2).死循环3).中断处理函数...
ZYNQ---PL端扩展串口
qq_41121877的博客
06-30 6394
1、前言 在使用zynq芯片的时候都会遇到PS端的2个串口不够用的情况，因此本文讲述了利用IP核在zynq7020芯片的PL端扩展一个串口。 硬件：黑金7020开发板 环境：Vivado2017 2、Vivado硬件工程 1）、新建一个zynq7020的工程，并在Block Design中添加串口IP核AXI UART16550，如下图所示。 2）、设置ZYNQ里面的参数设置。 添加PS端调试串口1 开启PL端中断 设置对应的内存型号 3）、自动连线完成之后，将AXI U
关于Xilinx下Micro_Blaze中UartLite232外设的使用
shen_you的博客
12-06 4457
文章简要介绍了在ISE14.7版本下使用MicroBlaze中的UartLite232实现串口通讯，示例中将接收到的数据回发以验证串口的发送和接收功能。
Xilinx软核AXI Timer 和AXI INTC 的使用心得
liuzq的专栏
08-02 4835
转自:http://blog.sina.com.cn/s/blog_98740ded0102uyzo.html Xilinx软核AXI Timer 和AXI INTC 的使用心得  (2014-08-08 08:39:46) 这两天做定时器和中断控制器的实验。 在搭建的Microblaze软核基础上，添加了一个AXI Timer和一个AXI INTC。 编译得到比特流文件后，导出到SDK...
microblaze之uartlite收发控制
dongkobe的博客
12-16 9825
在XPS中提供的UART IP只有Lite（精简版）可用，兼容16550模式的UART IP是要付费的。Lite模式的UART比较简单，但是使用时也带来诸多问题，比如中断只有一种模式，即收发都会触发中断并且无法区分，这个确实比较让人恼火。还好在大多数应用场合影响不大。 UART的收发控制有两种方式，一种是查询方式（polled），另一种是中断方式（Interrupt）。查询方式比较简单，不断
MicroBlaze：串口、定时器中断的学习与测试实验
光年之外
05-28 6397
目录一、引言二、串口中断三、定时器中断四、待补内容 一、引言 1、AXI UART IP。 AXI UART IP 核提供了 AXI4-Lite 接口，可以通过 AXI4-Lite 接口读取状态寄存器或配置 UART Control 模块（复位收发 FIFO、启用中断）。在之前用到了UART，但并没有使用到中断，这里使用下串口的中断。 上图为 AXI UART IP 核的顶层框图。AXI Interface 用于寄存器访问和数据传输的 AXI4-LITE 从接口。UART Lite Registers
【【FPGA 之 MicroBlaze定时器中断实验】】
weixin_50965981的博客
12-01 888
FPGA 之 MicroBlaze定时器中断实验
xilinx PowerPC 中断
公孙璃の专栏
03-18 1917
URL: http://hi.baidu.com/firstm25/item/b8343ef87a255810fe3582b6     PowerPC内核仅支持两个外部中断源，在处理多中断要求时需要引入“中断控制器（interrupt controller，INTC）”。这是EDK提供的中断处理机制，并提供了三种中断处理的驱动（drivers）：OPB_INTC（挂在PLB或OPB总线上的外
xilinx linux下中断驱动
wangjie36的博客
05-15 2979
断释放函数free_irq，如果目标中断不是共享中断，那举free_irq函数在释放中断后，会禁止中断并删除中断服务函数，原型：void free_irq(unsigned int irq, void *dev); free_irq函数才会禁止中断并删除中断服务函数。实现服务申请函数：irqreturn_t (*irq_handler_t) 底半部机制free_irq函数，关于自旋锁保护的对象，实际上就是 alinx_char.key_sts 这个值，因为这个值在读函数中操作了，在中断开启定时器回掉函数中。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值