概要
本文从概况的角度对SPC58NX系列芯片的DSPI模块进行介绍,详细的功能介绍待后续文章进行描述。
DSPI(The Deserial Serial Peripheral Interface )模块为MCU和外围设备之间提供了一个同步串行总线接口。模块通过对SPI串行链路的MCU信号进行串行化和反串行化可以减少MCU的pin脚。
一、主要功能
1、支持全双工,4线同步传输
2、主机和从机模式:可对连续的从机进行选择进行从机模式下的数据流传输
3、使用4 entry TX FIFO缓冲器进行缓冲传输操作。
4、使用4 entry RX FIFO缓冲器进行缓冲接收操作。
5、对寄存器和协议接口可使用异步时钟方案
6、独立的TX / RX FIFOs禁用功能用于低延迟的SPI 队列更新
7、可视的内部TX/RX FIFOs 调试功能
8、基于帧层面的可编程传输属性
-8个传输属性寄存器以及8个扩展传输属性寄存器
-可编程极性和相位的串行时钟
-不同的可编程延迟
-可通过软件进行串行帧大小编程,4-64bit;当使用连续选择格式时还支持高达32bit的SPI帧大小。
-持续保持芯片选择能力
-奇偶校验
9、8个外围芯片选择,可通过外部多路分用器扩展到256个
10、通过外部多路分用器,支持多达128个外围芯片选择。
11、DMA支持向TX FIFO添加条目和从RX FIFO删除条目
–TX FIFO未满(TFFF)
–RX FIFO不为空(RFDF)
–CMD FIFO未满(CMDFFF)
12、中断的产生条件
–队列结束(EOQF)
–TX FIFO未满(TFFF)
–CMD FIFO未满(CMDFFF)
–当前帧传输完成(TCF)
–当前命令帧的传输完成(CMDTCF)
–当前SPI帧传输完成(SPITCF)
–尝试使用空传输FIFO(TFUF)进行传输
–RX FIFO不为空(RFDF)
–接收FIFO已满时接收到的帧(RFOF)
–SPI奇偶校验错误(SPEF)
–CMD FIFO为空时TX FIFO中存在数据(TFIWF)
13、可进行全局中断请求
14、修改SPI传输格式,用于与较慢的外围设备通信
15、节能架构特性:支持停止模式
16、如果模块启用,DSPI还支持通过串行化和反串行化来减少引脚
①串行话数据的两个来源:
-DSPII内存映射寄存器
-并行输入信号
-基于位的来源数据可编程选择
②反串行化的数据来源
-并行输出信号
-内存映射寄存器中的位
③中断条件
–反序列化数据与预编程模式(DDIF)匹配
–当前DSI帧传输完成(DSITCF)
–DSI奇偶校验错误(DPEF)
④DMA请求支持以下条件
–反序列化数据与预编程模式(DDIF)匹配
⑤传输启动条件
–连续
–数据变化
⑥用于控制和诊断的具有交错SPI帧的引脚串行化/反串行化
⑦连续串行通信时钟
17、DSPI支持SPI和DSI操作模式的组合(组合串行接口(CSI)),用于定时串行总线(TSB)配置或交错帧配置(可通过软件配置)中的下游微秒通道。TSB和交错TSB模式都有以下共同特征:
①在帧边界执行帧的传输
②SPI和DSI的帧可以通过在每帧开始时传输的比特来识别
③SPI和DSI为帧完成提供单独的中断
二、DSPI的配置
DSPI模块可以运行在SPI、DSI或CSI配置下
1)SPI配置
SPI配置允许DSPI发送和接收串行数据。此配置允许DSPI作为基本SPI模块运行,内部FIFO支持外部队列操作。传输数据和接收数据存储在单独的FIFO中。主机CPU或DMA控制器从接收FIFO读取接收到的数据,并将发送数据写入发送FIFO。
SPI队列可以存储在系统RAM中,数据队列和DSPI FIFOs之间的传输可以通过CPU的DMA控制器进行控制。如图。
2)DSI配置
在DSI配置中,DSPI串行化多达64个并行输入信号或寄存器位。DSPI还将接收到的数据解串为并行输出信号或存储器映射寄存器。数据通过类似SPI的协议进行传输
3)CSI配置
有三种可用配置
①标准的CSI配置合并SPI配置及DSI配置,DSPI将DSI数据帧与SPI数据帧交织。交错是在帧边界上完成的。
②在TSB模式下,传输的SPI数据优先级高于DSI数据
③在ITSB模式下,SPI数据和DSI数据不考虑优先级进行交错,在每次触发时,当SPI中没有帧或之前的传输是来自SPI的帧时,都会发送来自DSI的帧
三、运行模式
1)模块特定模式
-主机模式
-从机模式
-模块禁用模式
2)MCU定义模式
-外部停止模式
-调试模式
四、DSPI信号描述
PCS0/1/2/3/4/5/6/7:外设芯片选择信号/从机选择信号,仅在主机模式使用
SS在从机模式下,有效低SS信号是允许SPI主机选择DSPI作为传输目标的从属选择输入信号的标志位。
PCSS:
当DSPI处于主模式并且MCR[PCSE]位被设置时,PCSS信号充当外部外围芯片选择多路分解器的选通,该多路分解器对PCS0-PCS4和PCS6–PCS7信号,防止多路分解器输出出现故障。
SIN:
串行数据输入信号
SOUT:
串行数据输出信号
SCK:
串行时钟信号
五、总结
信息整理过程些许匆忙,存在理解不全面和需要补充的内容,待后续完善。