LCM时序问题

sleep out状态时,规格书中说明rst和VDD是有个120ms的时序延时的,现在实际测到两个信号是同时下电的.

 


 

ICsleep out的状态下,RESXlow 120ms后,再VDD.VDDI下电。

目的是

1. source pull low电阻持续放电120ms,避免残留电荷。

2. 让VGH.VGL.VCOM可以正常关闭。(关闭的动作,需要VDD.VDDI,当关完之后,VDD.VDDI才可以下电)

建议依照这个时序

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值