MAX98357、MAX98357A、MAX98357B小巧、低成本、PCM D类IIS放大器，具有AB类性能中文说明规格书

前言：

MAX98357A支持标准I2S数据，MAX98357B支持左对齐数字音频数据。两个版本均支持8通道TDM音频数据。
IIS数字功放MAX98357开发板/评估系统

MAX98357 WLP-9(1.347x1.437mm)封装的外观和丝印AKM

MAX98357 TQFN-16-EP(3x3mm)封装的外观和丝印AKK

引脚说明

WLP管脚	TQFN管脚	名称	功能
A1	4	SD_MODE	关机和声道选择。SD_MODE拉低以将设备置于关机状态。在 I2S 或 LJ 模式下，SD_MODE选择数据通道（表 5）。在TDM模式下，SD_MODE和GAIN_SLOT都用于声道选择（表7）。
A2	7, 8	VDD	电源输入
A3	9	OUTP	正扬声器放大器输出
B1	1	DIN	数字输入信号
B2	2	GAIN_CLOT	增益和通道选择。在 I2S 和 LJ 模式下确定放大器输出增益（表 8），在 TDM 模式下，用于带有 SD_MODE 的通道选择（表 7）。在TDM模式下，增益固定为12dB。
B3	10	OUTN	负扬声器放大器输出
C1	16	BCLK	位时钟输入
C2	3, 11, 15	GND	地
C3	14	LRCLK	帧时钟。I2S 和 LJ 模式的左/右时钟。TDM模式的同步时钟。
—	5, 6,12, 13	NC	无连接
—	—	EP	裸露焊盘。裸露的焊盘未在内部连接。将裸露的焊盘连接到实心接地平面以进行散热。

表 5.SD_MODE控制

控制原理是MAX98357该引脚有一个100K下拉电阻，与外接的电阻分压，分压不同对应不同的通道或关闭MAX98357，这个如果不做低功耗，可以直接电阻分压，不使用该引脚。将该引脚与MCU连接时，MCU最好设置为开漏输出。

MAX98357 SD_MODE控制原理

SD 模式状态	SD 模式状态	所选通道
高	VsD MODE > B2 跳变点(1.44V)	左
通过 RSMALL 上拉	B2 跳变点(1.44V) > VSD_MODE > B1 跳变点(0.77V)	右
通过 RLARGE 上拉	B1 跳变点(0.77V) > VSD_MODE > B0 跳变点(0.16V)	（左/2 + 右/2）
低	B0 跳变点(0.16V) > VsD MODE	关闭

表 6.SD_MODE上拉电阻值示例

逻辑电压电平 （VDDIO）（V）	RSMALL (kQ)	RLARGE (kQ)
1.8	69.8	300
3.3	210.2	634

表 8.增益选择

GAIN_SLOT 引脚	12S/LJ 增益 （dB）
通过 100kQ 连接到 GND, ±5%电阻	15
连接到 GND	12
悬空，不连接	9
连接到 VDD	6
通过 100kQ 连接到 Vpp ,±5%电阻	3

一般描述

MAX98357A/MAX98357B 是一款易于使用、低成本的数字脉冲编码调制 （PCM） 输入 D 类放大器，可提供业界领先的 AB 类音频性能和 D 类效率。 数字音频接口可自动识别多达 35 种不同的 PCM 和 TDM 时钟方案，无需 I2C 编程。 通过消除对通常用于 PCM 通信的外部 MCLK 信号的需求，进一步简化了操作。 只需提供电源、LRCLK、BCLK 和数字音频即可生成音频！ 此外，新颖的引脚排列使客户能够使用高性价比的WLP封装，而无需昂贵的过孔（有关更多信息，请参阅应用笔记6643：使用MAX98357 WLP优化成本、尺寸和性能）。

数字音频接口具有高度的灵活性，MAX98357A支持 I2S 数据，MAX98357B支持左对齐数据。两款 IC 均支持 8 通道时分多路复用 （TDM） 数据。对于所有支持的数据格式，数字音频接口接受 8kHz 至 96kHz 之间的指定采样率。这些 IC 可以配置为从立体声输入数据产生左声道、右声道或（左/2 + 右/2）输出。IC使用16/24/32位数据（I2S和左对齐模式）以及16位或32位数据（TDM模式）工作。

这些 IC 消除了对通常用于 PCM 通信的外部 MCLK 信号的需求。这不仅减小了 EMI 和可能的电路板耦合问题，还减小了 IC 的尺寸和引脚数量。

这些 IC 还在 BCLK 和 LRCLK 上具有非常高的宽带抖动容限（典型值为 12ns），以提供稳健的操作。

有源辐射限制、边沿速率限制和过冲控制电路可大大降低 EMI。无滤波扩频调制方案消除了传统 D 类器件中常见的输出滤波需求，并减少了解决方案的组件数量。

IC采用9引脚WLP （1.345mm x 1.435mm x 0.64mm）和16引脚TQFN （3mm x 3mm x 0.75mm）封装，工作在-40°C至+85°C温度范围。

特征

单电源供电**（2.5V至5.5V）**
在 5V 时为 4Ω 负载提供 3.2W 输出功率
2.4mA 静态电流
效率：92% （RL = 8Ω，POUT = 1W）
22.8μVRMS 输出噪声 （AV = 15dB）
1kHz 时 0.013% THD+N 的低位
无需 MCLK
采样率：8kHz至96kHz
支持左、右或（左/2 + 右/2）输出
精密的边沿速率控制可实现无滤波 D 类输出
77dB PSRR （在 1kHz）
低射频敏感度可抑制来自GSM无线电的TDMA噪声
广泛的减少咔嗒声和噼噼声电路
强大的短路和热保护
提供节省空间的封装：
1.345mm x 1.435mm WLP （0.4mm间距）和3mm x 3mm TQFN
采用单个旁路电容的解决方案尺寸为 4.32mm2

应用

单节锂离子电池/5V 器件
智能音箱
笔记本电脑
物联网设备
游戏设备（音频和触觉）
智能手机
平板电脑
相机

简化框图

简化框图

极限参数

VDD、LRCLK、BCLK和DIN至GND	-0.3V至+6V
所有其他引脚至 GND	-0.3V 至 （VDD + 0.3V）
VDD/GND/OUT_	±1.6A 连续电流输入/输出
连续输入电流 （所有其他引脚）	±20mA

电气特性

（VDD = 5V，VGND = 0V，GAIN_SLOT = VDD。除非另有说明，否则 BCLK = 3.072MHz，LRCLK = 48kHz，扬声器负载 （ZSPK） 连接在 OUTP 和 OUTN 之间，ZSPK = ∞，TA = TMIN 至 TMAX。典型值为 TA = +25°C。）

参数	符号	条件	最小值	典型值	最大值	单位
电源电压范围	VDD	通过PSSR测试保证	2.5		5.5	V
欠压保护	UVLO		1.5	1.8	2.3	V
静态电流	IDD	TA = +25°C		2.75	3.35	mA
		TA = +25°C, VDD = 3.7V		2.4	2.85
关断电流	ISHDN	SD_MODE = 0V, TA = +25°C		0.6	2	µA
待机电流	ISTNDBY	SD_MODE = 1.8V, no BCLK, TA = +25°C		340	400	µA

详细说明

MAX98357A/MAX98357B是数字 PCM 输入 D 类功率放大器。MAX98357A通过 DIN、BCLK 和 LRCLK 接受标准 I2S 数据，而 MAX98357B通过相同的输入接受左对齐数据。两种版本还接受 16 位或 32 位 TDM 数据，最多有 8 个插槽。数字音频接口消除了对 I2S 数据传输通常需要的外部 MCLK 信号的需求。

SD_MODE选择放大器输出的数据字，并用于将IC置于关断状态。这些器件在 I2S/左对齐模式下提供 5 种增益设置，在 TDM 模式下提供 12dB 固定增益。TDM 模式下的通道选择通过 SD_MODE 和 GAIN_SLOT 的组合进行设置（表 7）。
MAX98357A/MAX98357B DAI 包括一个直流阻塞器，在 3.7Hz 时截止为 -3dB。

MAX98357A/MAX98357B 具有低静态电流、全面的咔嗒/噼噗声抑制和出色的射频抗扰度。这些 IC 以最小的电路板空间解决方案提供 AB 类音频性能和 D 类效率。D类放大器具有扩频调制功能，具有边沿速率和过冲控制电路，可显著改善开关模式放大器的辐射发射。该放大器具有咔嗒声和噼噼声抑制功能，可减少启动和关断时的可闻瞬态。该放大器具有热过载和短路保护功能。

数字音频接口模式

数字音频接口的输入级具有高度灵活性，支持 8kHz–96kHz 采样率和 16/24/32 位分辨率，用于 I2S/左对齐数据，以及高达 8 插槽、16 位或 32 位时分多路复用 （TDM） 格式。当LRCLK具有50%的占空比时，数据格式由部件号选择（MAX98357A/MAX98357B）确定。当LRCLK使用帧同步脉冲时，数据格式会自动配置为TDM模式。帧同步脉冲指示第一个时隙的开始。

MCLK消除

这些 IC 消除了对通常用于 PCM 通信的外部 MCLK 信号的需求。
这不仅减小了 EMI 和可能的电路板耦合问题，还减小了 IC 的尺寸和引脚数量。

BCLK 抖动容限

对于低于 40kHz 的 RMS 抖动，这些 IC 的 BCLK 抖动容限为 0.5ns，对于宽带 RMS 抖动，其 BCLK 抖动容限为 12ns，同时保持大于 98dB 的动态范围（表 1）。

BCLK 极性

当在 I2S/左对齐模式下运行时，传入的串行数据始终在 BCLK 的上升沿打卡。
在 TDM 模式下，MAX98357A 在 BCLK 的上升沿输入串行数据，而 MAX98357B 在 BCLK 的下降沿输入串行数据（表 2）。

LRCLK 极性

LRCLK 指定数字音频接口当前是正在读取左声道数据还是右声道数据。 当LRCLK为低电平时，MAX98357A表示左声道字，当LRCLK为高电平时，MAX98357B表示左声道字（表3）。
LRCLK 仅支持 8kHz、16kHz、32kHz、44.1kHz、48kHz、88.2kHz 和 96kHz 频率。不支持 11.025kHz、12kHz、22.05kHz 和 24kHz 的 LRCLK 时钟。请勿在 BCLK 存在时删除 LRCLK。
在存在 BCLK 时移除 LRCLK 可能会导致意外的输出行为，包括较大的直流输出电压。

待机模式

当BCLK被移除时，IC会自动进入待机模式。如果 BCLK 停止切换，IC 将自动进入待机模式。在待机模式下，D 类扬声器关闭，输出进入高阻抗状态，确保在此条件下不会将不需要的电流传输到负载。待机模式降低了正常工作时的功耗 （340μA），但不能达到完全关断时的低至 （0.6μA）。待机模式可用于在没有GPIO我们可用时降低功耗SD_MODE拉低。

DAC数字滤波器

DAC具有一个数字低通滤波器，该滤波器可根据所使用的采样率自动配置为语音播放或音乐播放。该滤波器消除了混叠和可能存在的任何其他高频噪声的影响。表 4 显示了自动选择的数字滤波器设置。

SD_MODE和停机操作

这些IC具有低功耗关断模式，吸收的电源电流小于0.6μA （典型值）。在停机期间，所有内部模块均关断，包括将输出级设置为高阻抗状态。将SD_MODE驱动至低电平，使 IC 处于关断状态。
SD_MODE的状态决定了发送到放大器输出的音频通道（表 5）。

将 SD_MODE 驱动至高以选择立体声输入数据的左声道。通过一个足够小的电阻器将SD_MODE驱动至高电平，以选择立体声输入数据的右声道。通过足够大的电阻器将SD_MODE驱动至高电平，以选择立体声输入数据的左声道和右声道（左/2 + 右/2）。RLARGE和RSMALL由驱动SD_MODE的VDDIO电压（来自控制接口的逻辑电压）确定，该电压根据以下两个公式进行驱动：

RSMALL （kΩ） = 94.0 x VDDIO - 100
RLARGE （kΩ） = 222.2 x VDDIO - 100

当器件配置为左声道模式（SD_MODE由控制接口直接驱动至逻辑高电平）时，请注意避免违反SD_MODE的绝对最大额定值限制。确保 VDD 始终大于 VDDIO 是防止SD_MODE违反绝对最大额定值限制的一种方法。如果这在应用中是不可能的（例如，如果VDD<3.0V且VDDIO = 3.3V），则必须与SD_MODE串联添加一个小电阻（~2kΩ），以限制流入SD_MODE引脚的电流。使用右声道或（左/2 + 右/2）模式时，这不是问题。
图 4 和图 5 显示了在使用开漏驱动器或推挽驱动器时如何将外部电阻器连接到SD_MODE。

I2S 和左对齐模式

该MAX98357A遵循标准 I2S 时序，允许在 LRCLK 转换后在新数据字开始之前延迟一个 BCLK 周期（图 7 和图 8）。该MAX98357B遵循左对齐时序规范，将LRCLK转换与新数据字的开头对齐（图9和图10）。
LRCLK 仅支持 8kHz、16kHz、32kHz、44.1kHz、48kHz、88.2kHz 和 96kHz 频率。不支持 11.025kHz、12kHz、22.05kHz 和 24kHz 的 LRCLK 时钟。请勿在存在 BLCK 时删除 LRCLK。在存在 BCLK 时移除 LRCLK 可能会导致意外的输出行为，包括较大的直流输出电压。
数字音频接口输出模式由SD_MODE电压选择。表 5 显示了如何选择可用模式。跳变点 B0–B2 在 SD_MODE 比较器跳变点部分中显示了电气特性。SD_MODE上拉电阻 RSMALL 和 RLARGE 的值取决于 VDDIO 的电压电平。上拉电阻值见表6。

TDM模式

通过监测LRCLK上的短通道同步脉冲，可自动检测TDM模式。频率检测器电路检测位深度。在 TDM 模式下，MAX98357A/MAX98357B具有 12dB 的固定增益。
GAIN_SLOT 和 SD_MODE 用于选择器件响应 8 个 TDM 数据通道中的哪一个通道。表 7 显示了用于 GAIN_SLOT 和 SD_MODE 通道选择的连接。MAX98357A数据在 BCLK 上升沿上有效。MAX98357B数据在 BCLK 下降沿上有效。
图11、图12、图13和图14显示了TDM操作，其中帧同步脉冲用于LRCLK。
在 TDM 模式下，每帧必须有 128 个（16 位模式）或 256 个（32 位模式）BCLK 周期。在 TDM 模式下，IC 仅接受 16 位或 32 位格式化数据，并且可以选择 8 个 TDM 通道中的任何一个。

D类扬声器放大器

无需滤波的 D 类放大器比 AB 类放大器提供更高的效率。D类放大器的高效率是由于输出级晶体管的开关操作。与D类输出级相关的任何功率损耗主要是由于MOSFET导通电阻的I2R损耗和静态电流开销造成的。

超低 EMI 无滤波输出级

传统的D类放大器需要使用外部LC滤波器或屏蔽，以满足EN55022B电磁干扰（EMI）调节标准。Maxim 的有源辐射限制边沿速率控制电路和扩频调制功能可降低 EMI 辐射，同时保持高达 92% 的效率。
Maxim的扩频调制模式使宽带频谱分量趋于平坦，而专有技术可确保开关周期的周期间变化不会降低音频再现或效率。
IC的扩频调制器在中心频率（300kHz）附近随机改变开关频率±20kHz。在10MHz以上，宽带频谱看起来像EMI方面的噪声（图15）。

扬声器电流限制

如果扬声器放大器的输出电流超过电流限制（典型值为2.8A），IC将禁用输出约100μs。在 100μs 结束时，输出重新启用。如果故障情况仍然存在，则 IC 将继续禁用和重新启用输出，直到故障条件消除。

增益选择

这些 IC 通过 I2S/左对齐模式的单个增益输入 （GAIN_SLOT） 提供五种可编程增益选择。
增益以DAC的满量程输出为基准，为2.1dBV（表8）。在TDM模式下，增益自动设置为固定的12dB。假设所需的输出摆幅不受电源电压轨的限制，则可以根据数字输入信号电平和所选放大器增益根据以下公式计算IC的输出电平：
$$输出信号电平（dBV）=输入信号电平（dBFS）+2.1dB+所选放大器增益（dB）$$
其中 0dBFS 以 0dBV 为基准。

其中，“input signal level (dBFS) + 2.1dB“是输入信号。这里“input signal level (dBFS) ”是输入信号相对于DAC满量程输出（2.1dBV）的比值，由于DAC是数字输入，采用了这样的表达方式。实际上就是DAC的输入（即数字输入对应的模拟量）。

增益是后级放大电路的增益，数据手册表8的增益选择。
这个增益是按照下面的公式估算的：
Output signal level (dBV) = input signal level (dBFS) + 2.1dB + selected amplifier gain (dB)
输出信号dBV又输出功率 - 输出幅度 – dBV转换而来。

咔嗒声和噼啪声抑制

IC扬声器放大器具有Maxim全面的咔嗒/噼噼声抑制功能。在启动期间，咔嗒噼噼抑制电路通过将输入信号从静音斜坡降至 0dB，从而减少器件内部的可听瞬态源。当进入关断模式时，差分扬声器输出同时降至 GND。
MAX98357的全面咔嗒声和噼噼声抑制不受上电或断电时序的影响。在 SD_MODE 过渡之前或之后应用 DAI 时钟可产生相同的咔嗒声和噼啪声性能。MAX98357 在进入关机状态时没有音量斜坡下降响应。为获得最佳的咔嗒声和噼啪声性能，请在关闭MAX98357之前降低 SDIN 上的数字数据。

应用信息

图 17.左通道 PCM 操作，增益为 12dB

无滤波 D 类操作

传统的D类放大器需要一个输出滤波器来从放大器的输出中恢复音频信号。
滤波器会增加成本和尺寸，并降低效率和 THD+N 性能。IC的无滤波调制方案不需要输出滤波器。该器件依靠扬声器线圈的固有感应以及扬声器和人耳的自然滤波来恢复方波输出的音频分量。
由于IC的开关频率远远超出了大多数扬声器的带宽，因此由于开关频率引起的音圈运动非常小。使用串联电感> 10μH 的扬声器。典型的 8Ω 扬声器的串联电感范围为 20μH 至 100μH。

电源输入

VDD电压范围为2.5V至5.5V，为包括扬声器放大器在内的IC供电。使用 0.1μF 和 10μF 电容将 VDD 旁路至 GND。某些应用可能只需要 10μF 旁路电容，因此可以使用单个外部组件运行。如果在 VDD 和电源之间使用长输入迹线，则在 IC 上应用额外的大容量电容。

布局和接地

正确的布局和接地对于最佳性能至关重要。良好的接地可提高音频性能，并防止开关噪声耦合到音频信号中。
使用宽范围的低电阻输出走线。随着负载阻抗的降低，从器件输出端汲取的电流会增加。在较高的电流下，输出走线的电阻会降低输送到负载的功率。
例如，如果通过100mΩ的总扬声器走线从扬声器输出向4Ω负载提供2W，则向扬声器提供1.904W。如果通过 10mΩ 的总扬声器走线提供功率，则将 1.951W 功率输送到扬声器。宽输出、电源和接地走线也改善了 IC 的功率耗散。
输出走线上的寄生电容会导致 VDD x 300kHz x CPARASITIC 的静态电流升高。

例如，当VDD = 5V，总寄生电容为100pF（每条输出迹线上为50pF）时，静态电流的增加为5 x 300kHz x 100pF = 150μA。
这些 IC 本身就具有出色的射频抗扰度。为获得最佳性能，请在顶部或底部 PCB 平面上的所有信号走线周围添加接地填充。
6dB、9dB和12dB增益可选，无需使用过孔或从WLP的中心凸点引出。
这简化了布局并允许廉价的 PCB 制造. 这是一个布局示例，增益设置为12dB。 中心凸块连接到相邻的 GND 引脚。
有关更多信息，请参阅应用笔记6643：利用MAX98357 WLP优化成本、尺寸和性能。

在许多应用中，唯一需要的无源元件是单个电容器，从而实现 4.32mm2 的微小解决方案尺寸。