ZYNQ进阶之路4--PL端uart接收设计

在ZYNQ进阶之路3中我们讲解了PL端UART 发送的设计，本节我们讲解PL端实现串口UART的接收设计；

下面主要是uart接收模块的编码讲述，uart接收模块设计主要分为波特率控制计数逻辑和按位接收逻辑，其具体编码如下所示：

波特率控制计数逻辑：

 

其中325是根据主时钟频率为100Mhz，这里设置波特率为115200，所以计数值=100000000/115200/16=54；需要注意的是在串口接收中需要将一个波特率周期分成16份然后再一个波特率周期的第8份是进行采样，所以需要进行16分频；

按位接收逻辑：

通过检测IsDone上升沿到来来检测串口数据接收是否完成。读者可自行将上一节中的串口发送模块和本节的接收模块组合成一个工程，实现通过USB转串口电路模块实现PC端发送数据相应返回同样的数据给PC，实现回环测试功能。