用74194设计一个00011101序列信号发生器

序列信号发生器可由移位寄存器(74194)和反馈逻辑电路构成,如下图所示:

 一、列出所要产生的序列(周期为8,最右边信号先输出)与移位寄存器状态的关系

如上图,序列下面的线段所对应的数码表示移位寄存器的状态 。a5 a6 a7 = 000 为寄存器初始状态,从最右端产生输出,由反馈电路形成右移串行输入端的输入。这样,便可在时钟脉冲作用下产生规定的输出序列。

二、作出电路状态变化表

电路在时钟作用下的状态变化过程及右移输入值如下表所示:

三、求出反馈函数的逻辑表达式

由表可得反馈函数F的逻辑表达式:

 四、在Multisim上完成电路

 如上图,探针X1与时钟脉冲相连,每亮一次就说明时钟脉冲作用一次(0→1),也代表着输出一个数字。探针右边显示数字0或1,表示输出的数字。这样,探针每亮8次就完成一个周期,然后继续循环下去。

五、总结与反思

本电路总体的设计方法,可以参照教材,“照葫芦画瓢”,可以说并不算太难。但是在模拟软件上连接电路时,出现了诸多问题,导致花费了大量时间和精力。以下是三点经验:

第一,两个元件在连接过程中,看起来是接在一起了,实际上是断开的,如下图所示。

这启示我们,尽量不要直接将两个元件相连,最好是分隔一定距离,再用导线连接,如下图。

第二,电路运行结果与预期不符,且从电路设计中找不出问题时,要学会从电路的每一个部分去排查错误,可运用探针等工具来输出中间结果, 如下图黑色框内的探针。

第三,Multisim中的芯片引脚可能与教材有所不同,不能一味照搬教材。拿74194的输出端举例,教材中从左到右是QD、QC、QB、QA,而Multisim中是QA、QB、QC、QD,两者刚好相反。如果不注意到这一点,实验就难以完成。具体请看我的另一篇文章:https://blog.csdn.net/Washington89757/article/details/130712176

本文如有错漏之处,敬请指正,同时也欢迎交流学习、共同进步。

  • 8
    点赞
  • 47
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
### 回答1: 可以使用74LS194、4选1数据选择器以及一些必要的门电路来设计00011101序列信号发生器。首先,将74LS194的A、B、C三个输入引脚连接到00011101序列的信号源,然后将74LS194的4个输出引脚分别与4个门的输入引脚连接,最后将4个门的输出引脚连接到一个输出信号源。 ### 回答2: 要设计一个00011101序列信号发生器,可以使用74LS194和4选1数据选择器以及必要的门电路。 首先,我们需要确定信号发生器的输出序列。根据题目要求,输出序列应为00011101。接下来,我们需要使用74LS194即4位移位寄存器来实现序列的生成。 将四个数据线(D0,D1,D2,D3)连接到四个输入引脚(A,B,C,D)上。在时钟输入引脚(CP)上提供一个时钟信号,以便数据能够逐位地移入和移出寄存器。同时,将清零(MR)引脚连接到逻辑门电路上,以便在输出序列的末尾重新置零。 接下来,我们需要设计一个4选1数据选择器来选择正确的位。为此,请将74LS194的4个输出引脚(Q0,Q1,Q2,Q3)连接到数据选择器的四个输入引脚(A1,A2,A3,A4)上。将00011101序列的每一位连接到数据选择器的一个选择输入引脚(S1,S2,S3,S4)上。 根据所选位,4选1数据选择器将相应的输出引脚(Y)保持为高电平,而其他三个输出引脚保持为低电平。这样,将生成所需的00011101序列。 最后,我们需要使用门电路将输出序列传递到逻辑门电路上的清零引脚。使用与门电路和反相器来实现这一功能。将四个输出从数据选择器连接到与门电路的输入引脚上,并将与门的输出连接到反相器电路的输入。反相器将输出连接到74LS194的清零引脚,以便在输出序列末尾将寄存器置零。 通过以上的设计,我们可以实现一个00011101序列信号发生器。需要注意的是,电路的具体连接方式可能会根据所使用的器件的引脚布局而略有不同,因此在实际设计中应仔细查看器件的数据手册。 ### 回答3: 00011101序列信号发生器可以通过使用74LS194和4选1数据选择器以及必要的门电路来设计。 首先,我们需要使用74LS194作为计数器来生成二进制序列信号。74LS194是一个4位二进制同步上升计数器,它可以在时钟信号的驱动下递增或递减计数。我们可以将时钟信号连接到74LS194的时钟(CLK)输入。 接下来,我们需要设计一个逻辑电路来生成00011101序列信号。我们可以使用4个D触发器和逻辑门来实现。 将74LS194的1号输出(Q0)连接到4选1数据选择器的选择(S)端,并将74LS194的时钟输入(CLK)连接到数据选择器的时钟(CLK)输入。 然后,将74LS194的2、3、4号输出(Q1,Q2和Q3)连接到4个D触发器的数据(D)输入,将74LS194的时钟输入(CLK)连接到D触发器的时钟(CLK)输入。 接下来,设计逻辑门来生成适当的控制信号使得序列信号为00011101。我们将依次连接这些D触发器的时钟使能(CLK_EN)输入到逻辑门。 逻辑门的输入如下: - A输入:连接到74LS194的2号输出(Q1)和74LS194的1号输出(Q0)的反相输出(Q0)。 - B输入:连接到74LS194的3号输出(Q2)及其反相输出(Q2)。 - C输入:连接到74LS194的4号输出(Q3)及其反相输出(Q3)。 将逻辑门的输出连接到D触发器的时钟使能(CLK_EN)输入。接下来,将D触发器的输出连接到输出端口,这样就可以生成00011101序列信号了。 最后,将时钟信号连接到74LS194的复位(RST)输入,以确保在每次生成序列之前都将计数器复位为0000。 通过该设计,我们可以使用74LS194、4选1数据选择器和必要的门电路来实现00011101序列信号发生器

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Washington2022

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值