山东大学计算机组成原理实验实验实验9RAM扩展实验（含原理图，引脚分配，输入输出）

实验目的

       了解半导体静态随机读写存储器RAM的工作原理及其使用方法。

       掌握半导体存储器的字、位扩展技术。

实验要求

（1） 采用实验 8 所设计的 256 x 4 的 RAM 的结构（参考实验 8 生成器件），构成 1K x8 的存储器。根据课本第 4 章的内容自行设计实现方案。

（2） 实验 8 中，因为 RAM 的数据输入和数据输出是不同的端口，设计时不用隔离器 件。要利用 2-4 译码器 74139。

（3） 选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的读 /写操作实验。

实验步骤

（1）按要求设计并输入电路图，进行编译、引脚锁定、向 FPGA 配置下载；

（2）通过键 1、键 2 输入 RAM 的 8 位数据（选择实验台工作模式 1），键 3、键 4 输 入存储器的低 8 位地址，高 2 位地址由红色的拨码开关提供。键 8 控制读/写允许，低电 平时读允许，高电平时写允许；键 7（CLK0）产生读/写时钟脉冲，即生成写地址锁存脉 冲，对 RAM 进行写/读操作；

实验原理图

实验结果

（1）输入地址为 14，数据为 03，读写允许为 0，输入高 2 位地址为 00，输入 CLK 进 行上升沿，输出数据为 bb，符合预期

（2）输入地址为 14，数据为 03，读写允许为 0，输入高 2 位地址为 01，输入 CLK 进 行上升沿，输出数据为 bb，符合预期

（3）输入地址为 14，数据为 05，读写允许为 1，输入高 2 位地址为 00，输入 CLK 进 行上升沿，输出数据为 05，符合预期

（4）输入地址为 14，数据为 05，读写允许为 0，输入高 2 位地址为 00，输入 CLK 进 行上升沿，输出数据为 05，符合预期

（5）输入地址为 14，数据为 05，读写允许为 0，输入高 2 位地址为 01，输入 CLK 进 行上升沿，输出数据为 bb，符合预期