07_I.MX6ULL_Cortex-A中断原理

最新推荐文章于 2024-06-04 22:51:52 发布

Tree-gg

最新推荐文章于 2024-06-04 22:51:52 发布

阅读量291

点赞数

分类专栏： ARM(IMX6U)裸机文章标签：嵌入式硬件 linux I.MX6ULL Makefil 汇编

本文链接：https://blog.csdn.net/Yuanghxb/article/details/129804834

版权

ARM(IMX6U)裸机专栏收录该内容

22 篇文章 4 订阅

订阅专栏

回顾STM32中断系统

STM32的中断系统主要有以下几个关键点:

1.中断向量表。

2.NVIC(内嵌向量中断控制器)。

3.中断使能。

4.中断服务函数。

中断向量表

中断向量表是一个表,这个表里面存放的是中断向量。中断服务程序的入口地址或存放中断服务程序的首地址成为中断向量,因此中断向量表是一系列中断服务程序入口地址组成的表。这些中断服务程序(函数)在中断向量表中的位置是由半导体厂商定好的,当某个中断被触发以后就会自动跳转到中断向量表中对应的中断服务程序(函数)入口地址处。中断向量表在整个程序的最前面,比如STM32F103的中断向量表如下所示:

ARM处理器都是从地址0X00000000开始运行的,但是我们学习STM32的时候代码是下载到0x8000000开始的存储区域中。因此中断向量表是存放到0X8000000地址处的,而不0x00000000,这样不是就出错了吗？为了解决这个问题, Cortex-M架构引入了一个新的概念中断向量表偏移,通过中断向量表偏移就可以将中断向量表存放到任意地址处,中断向量表偏移配置在函数Systemlnit中完成,通过向SCB_VTOR寄存器写入新的中断向量表首地址即可,代码加下所示:

NVIC(内嵌向量中断控制器)

中断系统得有个管理机构,对于STM32这种Cortex-M内核的单片机来说这个管理机构叫做NVIC,全称叫做Nested Vectored Interrupt Controller。关于NVIC本教程不作详细的讲解,既然Cortex-M内核有个中断系统的管理机构NVIC,那么I.MX6所使用的Cortex-A7内核是不是也有个中断系统管理机构？答案是肯定的,不过Cortex-A内核的中断管理机构不叫做NVIC,而是叫做GIC,全称是general interrupt controller,后面我们会详细的讲解Cortex-A内核的GIC。

中断使能

要使用某个外设的中断,肯定要先使能这个外设的中断,以STM32F103的PE2这个10为例,假如我们要使用PE2的输入中断肯定要使用如下代码来使能对应的中断:

上述代码就是使能PE2对应的EXTI2中断,同理,如果要使用I.MX6U的某个中断的话也需要使能其对应的中断。

中断服务函数

我们使用中断的目的就是为了使用中断服务函数,当中断发生以后中断服务函数就会被调用,我们要处理的工作就可以放到中断服务函数中去完成。同样以STM32F103的PE2为例,其中断服务函数如下所示:

当PE2引脚的中断触发以后就会调用其对应的中断处理函数EXTI2_IRQHandler,我们可以在函数EXTI2_IRQHandler中添加中断处理代码。同理, I.MX6U也有中断服务函数,当某个外设中断发生以后就会调用其对应的中断服务函数。

通过对STM32中断系统的回顾,我们知道了Cortex-M内核的中断处理过程,那么Cortex-A内核的中断处理过程是否是一样的,有什么异同呢?接下来我们带着这样的疑问来学习Cortex-A7内核的中断系统。

Cortex-A7中断系统简介

跟STM32一样,Cortex-A,也有中断向量表,中断向量表也是在代码的最前面。CortexA7内核有8个异常中断,这8个异常中断的中断向量表如表所示:

中断向量表里面都是中断服务函数的入口地址,因此一款芯片有什么中断都是可以从中断向量表看出来的。从表中可以看出,Cortex-A7一共有8个中断,而且还有一个中断向量未使用,实际只有7个中断。STM32F103中断向量表比起来少了很多!难道一个能跑Linux的芯片只有这7个中断?明显不可能的!那类似STM32中的EXTI9_5_IRQHandler、TIM2_IRQHandler这样的中断向量在哪里? I2C、SPI、定时器等等的中断怎么处理呢？这个就是 Cortex-A和 Cotex-M在中断向量表这一块的区别,对于Cortex-M内核来说,中断向量表列举出了一款芯片所有的中断向量,包括芯片外设的所有中断。对于Cortex-A内核来说并没有这么做,在表中有个IRQ中断, Cortex-A 内核 CPU的所有外部中断都属于这个IRQ中断,当任意一个外部中断发生的时候都会触发IRQ中断。在IRQ中断服务函数里面就可以读取指定的寄存器来判断发生的具体是什么中断,进而根据具体的中断做出相应的处理。这些外部中断和IRQ中断的关系如图所示:

在图中,左侧的Software0_IRQn~PMU_IRQ2_IRQ这些都是I.MX6U的中断,他们都属于IRQ中断。当图左侧这些中断中任意一个发生的时候IRQ中断都会被触发,所以我们需要在IRQ中断服务函数中判断究竟是左侧的哪个中断发生了,然后再做出具体的处理。

在表中一共有7个中断,简单介绍一下这7个中断:

1.复位中断(Rest),CPU复位以后就会进入复位中断,我们可以在复位中断服务函数里面做一些初始化工作,比如初始化SP指针、DDR等等。

2.未定义指令中断(Undefined Instruction)，如果指令不能识别的话就会产生此中断。

3.软中断(Software Interrupt,SWI),由SWI指令引起的中断, Linux的系统调用会用SwI指令来引起软中断,通过软中断来陷入到内核空间。

4.指令预取中止中断(Prefetch Abort),预取指令的出错的时候会产生此中断。

5.数据访问中止中断(Data Abort),访问数据出错的时候会产生此中断。

6.IRQ 中断(IRQInterrupt),外部中断,前面已经说了,芯片内部的外设中断都会引起此中断的发生。

7.FIQ中断(FIQ Interrupt),快速中断,如果需要快速处理中断的话就可以使用此中断。

在上面的 7个中断中,我们常用的就是复位中断和IRQ中断，所以我们需要编写这两个中断的中断服务函数,根据表的内容来创建中断向量表,中断向量表处于程序最开始的地方,比如 start.S文件最前面,中断向量表如下:

GIC控制器简介

GIC是ARM公司给Cortex-A/R内核提供的一个中断控制器,类似Cortex-M内核中的NVIC。目前GIC有4个版本:V1-V4, V1是最老的版本,已经被废弃了。V2~V4目前正在大量的使用。GIC V2是给ARMv7-A架构使用的,比如Cortex-A7、Cortex-A9、Cortex-A15等,V3和V4是给ARMv8-A/R架构使用的,也就是64位芯片使用的。I.MX6U是Cortex-A内核的,因此我们主要讲解GIC V2。GIC V2最多支持8个核。ARM会根据GIC版本的不同研发出不同的IP核,那些半导体厂商直接购买对应的IP核即可,比如ARM针对GICV2就开发出了GIC400这个中断控制器IP核。当GIC接收到外部中断信号以后就会报给ARM内核,但是ARM内核只提供了四个信号给GIC来汇报中断情况: VFIQ、VIRQ、FIQ和IRQ,它们之间的关系如图: