继续使用上一节的工程,AHB_CLK_ROOT、PERCLK_CLK_ROOT、IPG_CLK_ROOT;
PERCLK_CLK_ROOT 和 IPG_CLK_ROOT 控制着大量的外设,而 PERCLK_CLK_ROOT 和 IPG_CLK_ROOT 要用到 AHB_CLK_ROOT,所以 AHB_CLK_ROOT 也要初始化;
本节我们按最大的频率设置,首先初始化 AHB_CLK_ROOT = 132 MHz;
设置 CBCMR 寄存器的 PRE_PERIPH_CLK_SEL 位为 01;
设置 CBCDR 寄存器的 PERIPH_CLK_SEL 位为 1;
设置 CBCDR 寄存器的 AHB_PODF 位为2(010),也就是3分频,因此 396 / 3 = 132 MHz;
需要注意的是:设置 CBCDR 寄存器的 PERIPH_CLK_SEL 位和设置 CBCDR 寄存器的 AHB_PODF 位时,需要检测忙信号;
由时钟树可知应该先初始化 IPG_CLK_ROOT = 66 Mhz;
设置 CBCDR 寄存器 IPG_PODF = 1,也就是 2 分频;
最后初始化 PERCLK_CLK_ROOT = 66 Mhz;
设置 CSCMR1 寄存器的 PERCLK_CLK_SEL 位为 0,表示 PERCLK 的时钟源为 IPG;
编译工程之前先清理一下( make clean ),之后再编译烧写,可以得到正常运行的结果。