【FPGA相关知识】第1篇：FPGA code设计思想

本文依据网络资料及工作经验整理而成，如有错误请留言。
文章为个人辛苦整理，付费内容，禁止私自转载。
文章专栏：《黑猫的FPGA知识合集》

1 FPGA设计中对输入信号的处理

FPGA设计中对输入信号的处理：
https://blog.csdn.net/m0_37822308/article/details/82453329

2 FPGA中RTL导致指的是什么

RTL 寄存器传输级 （Register Transfer Level，RTL）

RTL，其实就是指你写的程序代码。所以RTL仿真，就是程序仿真的意思，一般指综合前的逻辑仿真，也就是不加入电路时延的仿真。

在EDA设计中RTL表示 寄存器传输级， 在集成电路设计中， register-transfer level（RTL）是用于描述同步数字电路操作的抽象级。在RTL级，IC是由一组寄存器以及寄存器之间的逻辑操作构成。之所以如此，是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述