FPGA入门笔记一 RTL级设计与芯片的关联

最新推荐文章于 2024-06-06 10:00:18 发布
最新推荐文章于 2024-06-06 10:00:18 发布
阅读量1.8w 收藏 68
点赞数 23
分类专栏： FPGA 文章标签： FPGA RTL LUT verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yangshoub/article/details/73921826
版权
本文是作者的FPGA学习笔记，旨在理解如何将RTL级Verilog设计与FPGA芯片相结合。文章介绍了FPGA的组成部分，如IOE、LAB和Interconnect，特别是CLB中的LUT结构。作者强调了RTL级描述的重要性，解释了Verilog代码如何转化为实际硬件电路，并概述了RTL设计步骤和常用建模方法。通过理解功能设计、模块划分和时序逻辑，帮助读者更好地掌握FPGA编程。
摘要由CSDN通过智能技术生成

第一次写博客，同时也表示学习FPGA的决心。

学习的初步目标是能够驾驭XILINX XC7K325T，写点简单的程序，或者用起来别人的复杂代码。预期一个月。

从简单入手可能更容易理解，使用黑金开发板AX309，型号SPARTAN-6 XC6SLX9。


跑了几个程序之后，发现别人的程序越来越不好理解，在没有备注的情况下更难，于是想搞清楚写程序的逻辑是什么。看了很多关于说编写verilog与编写C语言思想完全不同的文章，verilog是一种硬件描述语言要时刻想到底层的电路，但是1、这个底层电路到底指的什么呢？2、与verilog之间的关系是什么呢？

RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。当然，RTL级描述也是采用的verilog，但是是verilog中的可综合子集。既然描述对象是寄存器，就要了解FPGA的基本组成了。

register transfer level

FPGA芯片主要由三部分组成，分别是IOE(input output element，输入输出单元)、LAB(logic array block，逻辑阵列块，对于Xilinx称之为可配置逻辑块CLB)和Interconnect(内部连接线)。

CLB包含了LUT（Look-Up-Table查找表）、触发器、相关逻辑。LUT(Loo

最低0.47元/天 解锁文章
yangshoub
关注
  • 23
    点赞
  • 踩
  • 68
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
FPGA入门笔记三 RTL schematic验证你的RTL级设计
yangshoub的博客
06-30 5102
仍然使用开发板，SPARTAN6。难免有错，请不吝指正。 串口程序比点灯要复杂很多，比起来做项目的程序简单很多。
FPGA-----RTL模块基础概念（例解：异步复位、同步释放）
ZKERK的博客
06-08 7718
FPGA设计可以包括为RTC模块设计与组合模块设计，RTC模块又是FPGA设计中的主要难题。RTC的英文全称是Real-Time Clock,翻译过来是实时时钟芯片。RTC是PC主板上的晶振及相关电路组成的时钟电路的生成脉冲，系统时钟每一个cpu周期加一，每次系统时钟在系统初起时通过RTC初始化。 ...
科普 | 一文了解FPGA
最新发布
HackEle的博客
06-06 2137
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材FPGA 是可以先购买再设计的“万能”芯片。FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，它能够按照设计人员的需求配置为指定的电路结构，让客户不必依赖由芯片制造商设计和制造的 ASIC 芯片。广泛应用在原型验证、通信、汽车电子、工业控制、航...
FPGA RTL
chenzhjlf的专栏
04-23 6151
RTL在电子科学中指的是寄存器转换级电路（Register Transfer Level）的缩写，也叫暂存器转移层次。FPGA设计可以包括为RTC模块设计与组合模块设计，RTL模块又是FPGA设计中的主要难题。分享一下在学习过程中的心得体会。 我学了有一段时间的FPGA，刚开始我只知道RTL模块是与时间有关，表面理解为里面的赋值符号要用(<=),而组合逻辑里面的赋值符号要用（=），这是我对FPGA这两大模块的初步影响，并不理解这是什么意思（更不理解教科书上的什么阻塞，很让人头痛），后来随着学习的深入
FPGA：什么是RTL
m0_46830519的博客
06-07 4834
RTL
FPGA（八）RTL代码之四（基本电路设计1）
weixin_41678913的博客
06-25 2773
本篇文章内容包括：1.1位全加器；2.4位全加器；3.4-1多路选择器；4.奇数分频器；5.两段式状态机；6.三段式状态机；7.序列检测_状态机法；8.序列检测_移位寄存器；9.4x4查表乘法器；10.最低位1检测；11.两个八位数相乘；12.十进制计数器。.........
fpga使用mdio配置RTL8201F为RMII接口、100M以太网
11-05
在本文中，我们将深入探讨如何使用FPGA的MDIO接口来配置RTL8201F芯片，使其工作在RMII接口模式下，并实现100M以太网通信。RTL8201F是一款常见的以太网控制器，常用于嵌入式系统中，而MDIO（Management Data Input/...
EDA/PLD中的OPB总线仲裁器的RTL设计与FPGA实现
11-09
并用FPGA进行实现,并比较了仿真结果和综合结果,两种算法都通过了RTL和网表之间的形式验证。 　0 引言 　随着 SOC 设计技术的发展，为了使IP 核集成更快速、更方便，缩短进入市场的时间， 迫切需要一种标准的互联...
OPB总线仲裁器的RTL设计与FPGA实现
01-19
并用FPGA进行实现,并比较了仿真结果和综合结果,两种算法都通过了RTL和网表之间的形式验证。 　0 引言 　随着 SOC 设计技术的发展，为了使IP 核集成更快速、更方便，缩短进入市场的时间， 迫切需要一种标准的互联...
Realtek8口千兆交换机芯片RTL8370N 带原理图与PCB
10-31
RTL8370N-VB: Single-chip 8-port gigabit non-blocking switch architecture  Embedded 8-port 10/100/1000Base-T PHY  Each port supports full duplex 10/100/1000M connectivity (half duplex only supported in 10/100M mode)  Full-duplex and half-duplex operation with IEEE 802.3x flow control and backpressure  Supports 9216-byte jumbo packet length forwarding at wire speed  Supports Realtek Cable Test (RTCT) function  Supports 96-entry ACL Rules  Search keys support physical port, Layer2, Layer3, and Layer4 information  Actions support mirror, redirect, dropping, priority adjustment, traffic policing, CVLAN decision, and SVLAN assignment  Supports 5 types of user defined ACL rule format for 64 ACL rules  Optional per-port enable/disable of ACL function  Optional setting of per-port action to take when ACL mismatch  Supports IEEE 802.1Q VLAN  Supports 4K VLANs and 32 Extra Enhanced VLANs  Supports Un-tag definition in each VLAN  Supports VLAN policing and VLAN forwarding decision  Supports Port-based, Tag-based, and Protocol-based VLAN  Up to 4 Protocol-based VLAN entries  Supports per-port and per-VLAN egress VLAN tagging and un-tagging  Supports IVL, SVL, and IVL/SVL  Supports 4096-entry MAC address table with 4-way hash algorithm  Up to 4096 L2/L3 Filtering Database  Supports Spanning Tree port behavior configuration  IEEE 802.1w Rapid Spanning Tree  IEEE 802.1s Multiple Spanning Tree with up to 16 Spanning Tree instances  Supports IEEE 802.1x Access Control Protocol  Port-Based Access Control  MAC-Based Access Control  Guest VLAN  Supports Quality of Service (QoS)  Supports per port Input Bandwidth Control  Traffic classification based on IEEE 802.1p/Q priority definition, physical Port, IP DSCP field, ACL definition, VLAN based priority, MAC based priority, and SVLAN based priority  Eight Priority Queues per port  Per queue flow control  Min-Max Scheduling  Strict Priority and Weighted Fair Queue (WFQ) to provide minimum bandwidth  One leaky bucket to constrain the average packet rate of each queue  Supports rate limiting (64 shared meters, with 8kpbs granulation)  Supports RFC MIB Counter  MIB-II (RFC 1213)  Ethernet-Like MIB (RFC 3635)  Interface Group MIB (RFC 2863)  RMON (RFC 2819)  Bridge MIB (RFC 1493)  Bridge MIB Extension (RFC 2674)  Supports Stacking VLAN and Port Isolation with 8 Enhanced Filtering Databases  Supports IEEE 802.1ad Stacking VLAN  Supports 64 SVLANs  Supports 32 L2/IPv4 Multicast mappings to SVLAN  Supports 4 IEEE 802.3ad Link aggregation port groups  Supports OAM and EEE LLDP (Energy Efficient Ethernet Link Layer Discovery Protocol  Supports Loop Detection  Security Filtering  Disable learning for each port  Disable learning-table aging for each port  Drop unknown DA for each port  Broadcast/Multicast/Unknown DA storm control protects system from attack by hackers  Supports Realtek Green Ethernet features  Link-On Cable Length Power Saving  Link-Down Power Saving  Each port supports 3 parallel LED or scan LED or serial shift LED outputs  Supports I 2 C-like Slave interface or Slave MII Management interface to access configuration register  Supports 16K-byte EEPROM space for configuration  Integrated 8051 microprocessor  Supports SPI Flash Interface  25MHz crystal input  RTL8370N-VB: LQFP 128-pin E-PAD package
《FPGA入门教程》看书随笔——RTL设计
热门推荐
月隐博客
01-03 1万+
1、使用verilog进行RTL设计一般可归纳为3种基本的描述方式：      （1）数据流描述：采用assign连续赋值语句      （2）行为描述：使用always语句或initial语句块的过程赋值语句      （3）结构化描述：实例化已有的功能模块或原语，即平常所说的元件例化和IP core.      过程赋值语句包括非阻塞过程赋值、阻塞过程赋值和 连续过程赋值。 2、RT
FPGA（五）RTL代码之一（跨时钟域设计）
weixin_41678913的博客
04-16 4617
本篇博客主要列出跨时钟域设计的方式及代码——异步FIFO、异步复位同步释放、两级触发器同步、握手CDC设计、异步双口RAM，并作出简单的介绍。
【芯片设计- RTL 数字逻辑设计入门 5 -- RTL 全加器实现及验证】
CodingCos的博客
10-09 885
逻辑综合(Synthesis)工具主要用于检查 RTL 代码是否可以综合成电路(与门、非门、或门、FF)，具体来说的化就是在 RTL Code freeze 之后将前端设计工程师写的RTL code，映射到特定工艺库上(TSMC/UMC/SMIC)，通过添加。逻辑综合完成后需要将 netlist + SDC 给到 backend，做物理版图(layout）clock transition 时钟从0->1 或者从 1->0 需要的时间；，那么就会执行 Makefile 文件中的 删除文件操作。
FPGA工程师面试——RTL知识
FPGA/MATLAB学习教程/源码/项目合作开发
08-20 1206
八个always模块实现，两个用于读写FIFO，两个用于产生头地址head和尾地址tail，一个产生counter计数，剩下三个根据counter的值产生空，满，半满信号产生空，满，半满信号。显示工程设计中一般不采用这样的方式来设计，二分频一般通过DCM或PLL来实现。阻塞赋值：完成该赋值语句后才做下一句的操作，一般用在组合逻辑描述中，顺序执行。a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中，同时执行。
神经网络LeNet5的 的 FPGA RTL级实现 2
pengxiaoen的博客
03-05 566
我先给大家演示一下在仿真环境中的数据 关于这个项目大家第一反应当然就是怎么玩，我先给大家演示一下在仿真环境中的数据效果，然后告诉大家这些数据怎么用。方便大家自己玩这个项目。 首先我在 C 代码中选择了第五张图片，然后运行，看到运行结果是，预测数据为 4 ， 测试精度为 93.31% 后面的数据主要也是以第五张图，这个数据 4 的图片为例，校准 HDL 代码。这个数据导入到matlab中会是什么效果呢，给大家看看。（matlab中导入的文件，已经...
FPGA(二)：Vivado 软件中RTL详细描述（RTL ANALYSIS）板块分析
m0_60690718的博客
10-13 1808
RTL ANALYSIS功能的分析
FPGA的RTL_Viewer图如何查看
chenzhjlf的专栏
04-26 2621
一、以一小段时钟模块代码为例，说明一下RTL图如何查看，代码如下： --1s时钟模块 Module_1Hz : process(clk) begin if(clk'event and clk='1')then if(cnt_50MHz=49999999)then cnt_50MHz<=0; else cnt_50MHz<=cnt_50MHz+1; end if; if(cnt_50MHz&
芯片设计中RTL级别总结
Luckiers的博客
10-29 1863
芯片设计级别简介行为级（Behavior Level）：通过行为级算法描述数字系统。寄存器传输级（Register Transfer Level）RTL：在寄存器传输级，通过寄存器之间的数据传输进行电路功能设计， 例如有限状态机。门级（Gate level）：数字系统按门级（AND，OR，NOT，NAND等等…）描述。通常不会进行门级设计，门级网表网表一般是通过逻辑综合的输出。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值