芯片ATE测试专有名词对照

        以下内容不分先后关系，笔者想到哪写到哪，供参考，欢迎大家互相讨论交流。

1、TO

        Tape Out，流片，指提交最终GDSII文件给到Foundry进行fab加工。

2、MPW

        Multi Project Wafer，多项目晶圆，将多个使用相同工艺的集成芯片放在同一晶圆片上进行流片，制造完成后，每个设计可以得到数十片芯片样品，多用于出前期工程片。

3、Full Mask

        全掩膜，即制造流程中全部掩膜都为某集成芯片设计服务，小批试产及量产阶段。

4、Shuttle

        MPW时间，每月或每季度固定时间，即“班车”。

5、SEAT

        一次MPW的最小面积，可一次选择多个Seat。

6、Wafer

        晶圆，多为8寸、12寸。

7、notch

        缺口，用于判别晶圆方向。

8、Yield

        良率，CP良率、FT良率、综合良率。

9、CP

        Circuit Probing、Chip Probing，晶圆测试，一般遍历测试整片Wafer的每个die，确保die满足DC、AC、功能设计要求。一般有多道CP，如MCU类芯片：CP1、CP2测试Flash，CP3测试定制化功能，CP4高温测试等。CP测试项理论上较FT测试项多，提前筛除Fail die以节省成本，且一般情况下CP测试扎针pad少，同测Site数多，机时成本较FT低。

10、FT

        Final Test，终测、成测，对package后的芯片进行定制化测试，芯片出厂前最后一道关卡。

11、Foundry

        晶圆厂，如台积电（TSMC）。

12、Die

        wafer切割后的最小单元，即封装前的芯片。

13、Chip

        芯片，即我们见到的封装好后的芯片。

14、IP

        Intellectual Property Core，非网络中所说的IP地址、IP协议，而是芯片设计行业中的IP核，即知识产权核，是可重用设计方法学中的可重用模块，如UART、SPI、IIC等。

15、SOC

        System On Chip，片上系统，包含CPU、总线、外设等都在一颗芯片内部实现。

16、MCU

        Microcontroller Unit，微控制器单元，概念和SOC类似，但MCU是芯片类型，SOC是设计方式。将CPU、memory、Timer、ADC、DMA等整合在一颗芯片上，形成的微型芯片级计算机。

17、RTL

        register-transferlevel，描述同步数字电路的硬件描述语言。

18、Netlist

        网表，RTL经过综合生成。

19、SDC

        设计提供约束文件，综合工具需要SDC才能将RTL转换成netlist，主要包括：芯片工作频率，芯片IO时序，设计规则，特殊路径等。

20、GDS

        netlist经过后端工具编程版图，而版图提交给foundry的就是GDS II

21、Merge

        拼接，将模块、程序等合并。

22、Margin

        边界，如Margin Test以确定芯片设计上下限值是否满足需求。

23、OD

        针压，指CP测试阶段，Prober扎在wafer pad上的机械压力值，一般根据工艺、晶圆、测试者经验、弹坑实验确定。

24、弹坑

        弹坑实验，CP厂使用不同的针压力对未扎过针的die进行扎针验证，在封装厂进行铝层腐蚀后，观测哪组针压下出现弹坑；将结果反馈CP厂，由其参考实验结果调整在CP测试时施加针压大小。弹坑实验die作报废处理，在wafer制程及pad铝层厚度不变情况下，只需进行1次弹坑实验。

25、TD

        Touch down，下针，CP测试中单次扎针。

26、fab

        将设计文件交付工厂生产的过程，也代指fab厂。

27、layout

        设计。

28、tolerance

        容忍度，一般在LB布局布线时提到，如测试项要求有哪些Pin脚的走线线长要一致，阻抗限制等。

29、LB

        Load Board，ATE上放置的根据不同芯片定制的母版，用以承载芯片进行批量测试。

30、probe

        探针，一般指CP阶段给pad扎针的针，在针卡上，针卡需针对wafer定制。

31、prober

        放置并传输wafer的机器，CP测试时的设备。

32、Site

        测试座位，一般指同测数，需根据芯片测试所需资源评估同测数量。

33、Socket

        测试座、治具，芯片放置其中，需定制。

34、Kit

        FT量产测试时使用，连接Handler和LB，吸取芯片并压紧进行测试后分bin，需定制。

35、Handler

        机械手，安装Kit后设置操作流程自动进行FT测试。

36、ATE

        Automatic Test Equipment，自动化测试设备，专用于芯片量产测试，量产测试工程师吃饭的家伙。

37、板卡

        ATE内部搭载的资源，不同板卡不同功能、资源，搭配不同板卡可实现各种测试要求。

38、probe card

        针卡，一般根据芯片pad位置定制针卡，分为工程卡和量产卡，对应调试阶段和量产阶段，插在共板上连接测试机。

39、GU

        Golden Unit，金手指，也叫Golden Sample，指经过测试验证的good chip，可用于环境调试时验证环境是否正常。

40、pitch

        中心距（间距），die pitch、pad pitch。

41、cable

        cable连接线，一般一端连接测试机母板，一端连接芯片测试板。

42、IQC

        Incoming Quality Control，来料检验。

43、bake

        烘烤，CP测试中可选步骤。

44、pad

        die的pin，pad数量多于pin数。

45、pin

        chip的pin。

46、map

        一般用在wafer测试中，显示测试结果pass/fail、分bin等。

47、UV

        紫外线照射，封装时进行，memory芯片除外。

48、自主回收

        CP、FT测试中对第一次测试fail die的处理，将对其自动进行重新复测，称为自主回收。

49、package

        封装，wafer做完CP测试后，会在封装厂经过磨划、抛光、切割等工序，形成die，同时将CP测试中暴露出的fail die挑粒，最后对good die进行封装，进行FT测试。

50、Bin

        分类，测试时pass/fail芯片放置或编号作区分，分为HW Bin和SW Bin，Bin号由工程师定义，一般与DC、AC等测试参数相关。

51、Spacing

        间距。

52、UPH

        Units Per Hour，每小时产出，与之相应的还有UPD（Units Per Day）。

53、TTR

        Test Time Reduction，Cost Down的一部分。

54、Check Board

        一种Flash测试方法，对中心位置写0，四周写1，像棋盘一样。