FPGA vivado2019 vitis导入sdk工程, vivado VITIS导入SDK工程

最新推荐文章于 2025-04-13 00:03:57 发布
最新推荐文章于 2025-04-13 00:03:57 发布
阅读量1.3w 收藏 82
点赞数 18
分类专栏： FPGA 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a2267542848/article/details/115976597
版权
本文档详细介绍了如何将基于SDK的工程升级到Vitis平台，并进行硬件报告、IP升级、Bit流生成、硬件导出、Vitis启动、SDK环境导入及编译烧录等步骤。在升级过程中，强调了Vitis工具的使用和平台升级的重要性，同时提供了遇到问题时的解决建议，如重新保存代码后再生成Bit流。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

2019之前的工程是SDK开发的, 在2019上没有launch sdk这个选项, 而是在tools/Vitis下

 

1 升级工程

这里要升级

忽略

 

2 report ip

选中全局,生成

检查状态，然后升级 IP

3 生产bit流

这个过程有点久, 等待弹窗出来就OK, 最好把project manager打开,打开代码 然后保存一遍再生成

4 Export Hardware

5 tools/ launch vitis 启动vitis

6 导入SDK环境

 

选择eclips

 

选择工程目录, 点击finish

 

在platform上升级, 这里选择的文件是之前vivado导出的hardware xsa

 

7 编译

工程源码上build 就可以了

8 烧录

这里要烧录2次, 第一次是arm 第二次是FPGA

 

 

 

arm直接点击就可以运行了

 

fpag的烧录先open targe, 然后program device 就可以了

如果烧录arm之后没反应,尝试一下在expolrer中编译, 然后vivado中打开项目,打开代码之后,保存一下ctrl+S, 再生成bit流

一定要先arm 再fpga, 我暂时不知道为什么

 

 

 

 

 

Vitis导入sdk工程
weixin_41958406的博客
04-08 8603
在FPGA的嵌入式开发的时候，在2018版本以前是vivado结合sdk开发的，那么在高版本的vivado是结合vitis开发的，那么如何使用vitis开发以前sdk工程呢？以下是本人探索的一些经验。以正点原子V2领航者7010开发版为例，工程使用ov5640的lcd显示例程。
Zynq 7010/7020 Vitis2023/2024导入例程
weixin_43310175的博客
12-31 412
使用Vitis新版本导入官方例程
Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf
qq_24951479的博客
07-18 2350
Vivado2019.1 ZYNQ7020无Uart SDK调试打印调试信息xil_printf
ZYNQ-Vitis（SDK）裸机开发之（三）Vivado硬件设计（比特流（.xsa）文件）更新后，Vitis工程更新硬件依赖文件的方法，进行重编译
u012254599的博客
04-13 150
相关的，比如设计了一个PS串口，那么板级支持包中只包含PS串口操作的相关接口，不会包含PL串口操作的接口，因此如果Vivado工程更新后，如果vitis工程中不对xsa文件进行更新，vivado的修改不会生效；然后右击自己的程序工程，先点击refresh进行刷新，再点击build project进行工程的重新编译即可，这样更新完vivado后，重新更新编译vitis工程的一整套流程就结束了。右击板级支持包的工程（注意，这里不是自己的程序工程），弹出菜单中选择更新硬件的选项。重新编译板级支持包的工程。
Xilinx_Vivado_SDK_2019.1安装详细教程
HackEle的博客
05-10 4544
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材首先是去官网下载安装包：https://www.xilinx.com/support/download.html。下载这个最大的、支持所有的 OS 如 Windows/Linux 的安装包。下载完之后，就进行解压。（最好在解压和安装之前都关闭所有的杀毒软件以防万一）解压完之后，双击 xsetup.exe 进行安装......等待一会...
1.Vitis-SDK， 工程创建
lsh11111的博客
09-14 506
您可以通过右键单击 `soc_base` 平台进行编译，或者在后续编译具体的应用工程时进行编译。- `soc_sdk`：包含裸机的 SDK 工程，SDK 工程创建依赖于 `soc_hw` 中的 `system_wrapper.xsa` 文件。- `soc_hw`：存放 xsa 格式文件，`soc_prj` 编译后会将 `system_wrapper.xsa` 导出到该目录。1. **创建 Hello World 应用程序**2. **创建平台项目**4. **完成平台创建**2. **选择平台**
Xilinx_Vivado_SDK_2019.1下载链接.txt
03-04
该版本中支持以下生产器件： 航天级 Kintex UltraScale：- XQRKU060 XA Kintex-7：- XA7K160T Virtex UltraScale+ HBM (-3)：- XCVU31P、XCVU33P、XCVU35P、XCVU37P
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Lin64.bin
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 — Linux 自解压 Web 安装程序 (BIN - 115.05 MB)
Xilinx SDK移植工程到vitis
wjh776a68的博客
03-01 3059
  自2019年起，SDK被Vitis取代，且旧版本的SDK工程无法被Vitis直接打开，这里介绍一下移植旧版本SDK工程到Vitis的方法。   官方移植教程链接 步骤1： 新建一个文件夹用于保存vitis工作空间 点击Import Project 选择导入Eclipse工作空间 选择之前的SDK工作空间，点击Finish完成导入 ...
ad9361,AD9361vivado2019.2 vitis 下verilog工程代码及工程说明文档
01-13
AD9361作为一款高性能的收发器，广泛应用于无线通信领域中，而其在Xilinx公司的vivado 2019.2和Vitis平台下的应用也成为了电子工程师关注的焦点。本文档将深入探讨如何使用verilog语言在上述平台下对AD9361进行编程...
基于FPGA的Cortex-M3软核DDR读写工程：Vivado与Vitis开发实践
04-27
内容概要：本文介绍了基于FPGA的Cortex-M3软核DDR读写工程项目，涵盖了硬件和软件两方面的开发细节。硬件方面，使用Vivado搭建了包含Cortex-M3软核、DDR3控制器和其他外设的基本SOC系统，重点讨论了AXI总线配置、...
AD9361射频收发器在Vivado 2019.2与Vitis下的Verilog工程实现及调试技巧
03-30
内容概要：本文详细介绍了如何在Vivado 2019.2和Vitis环境中构建基于AD9361射频收发器的Verilog工程项目。主要内容涵盖AD9361的基本特性、Vivado环境搭建、Verilog代码示例及其分析、Vitis与工程的整合方法，以及...
《AD9361芯片在Vivado 2019.2和Vitis环境下的Verilog工程代码及工程说明文档分享》
最新发布
05-05
内容概要：本文详细介绍了如何在Vivado 2019.2和Vitis环境中构建基于AD9361射频收发器的Verilog工程项目。主要内容涵盖AD9361的基本特性及其在软件定义无线电领域的应用，具体包括Vivado环境搭建、Verilog代码示例与...
向Vivado中的SDK中导入自定义的头文件
qq_40224174的博客
02-15 8956
问题出处 在学习PS端通过VDMA驱动LCD显示实验时，需要在SDK中导入自定义的头文件。将工程所需的.c和.h文件统统放在下图中文件夹src中，结果软件报错，认为这是无效的头文件。 解决问题 像大多数人一样，我开始网上冲浪，来找到解决问题的方法，功夫不负有心人，我终于找到了，见连接http://zedboard.org/content/unresolved-inclusion-xpara...
VIVADO SDK的使用
热门推荐
xiaoxian666的博客
08-10 1万+
的各种可配置块，其中灰色部分是固定的， 绿色部分是可配置的，按工程实际需求配置。用于设置生成过程中要使用的处理器的线程数，进行多线程处理，保持默认或设置为个人电脑处理器最大可使用线程数都可以，一般选择最大可使用线程数的一般。从上面的介绍中，我们因为本实验暂未使用到中断，所以应该选择 xgpiops_polled_example 示例。处的硬件平台，如果我们没有删除 system_wrapper_hw_platform_0。时，保存该文件，然后编译，编译完成后下载到领航者开发板会看到核心板上的 LED2。
vivado SDK 工程移植步骤
gaoxcv的博客
08-26 6985
1 在原始vivado 工程上创建 SDK helloworld工程,命名为原工程名字，xxx_prj，并编译一次 2 打开sdk所在目录，删掉helloworld 文件夹 xxx_prj 除.cproject 和.project 文件外的其他内容， 将待移植工程 整体拷贝到 xxx_prj 文件夹里 3 设置包含路径，sdk 导航栏中右键 xxx_prj, propertie...
vitis2021.1导入以前版本的SDK，以及导入后出现头文件未定义解决方法
weixin_42963900的博客
01-25 913
出现以下问题，找不到头文件，但该头文件定义在另一个文件下了的。使用的方法二，完成后build即箭头所指的锤子。
将赛灵思 SDK 工程移植到 Vitis 的分步指南
zhangningning1996的博客
03-02 1944
将赛灵思 SDK 工程移植到 Vitis 的分步指南操作背景操作步骤结束语 操作背景 从 2019.2 版开始，赛灵思 SDK 开发环境已统一整合到全功能一体化的 Vitis™ 统一软件平台中。尊敬的 SDK 用户，您只需轻点几下鼠标即可体验这一功能丰富的工具！马上开始将工程从赛灵思 SDK 移植到 Vitis 吧。 操作步骤 参考网址 结束语 博主对于一些实用的文章会进行转贴，既可以传播优秀的知...
xsa如何导入vitis
03-30
### 如何在 Vitis 中导入 XSA 文件 要在 Vitis 开发环境中成功导入 `.xsa` 文件并构建一个完整的嵌入式开发环境，以下是详细的说明： #### 导入 XSA 文件的过程 `.xsa` 文件是一种硬件描述文件，包含了硬件平台的相关信息。通过该文件可以在 Vitis 中创建一个软件开发所需的硬件平台[^4]。 1. **启动 Vitis 工具** 在 Vivado 中完成硬件设计后，可以通过工具栏中的 `Tools -> Launch Vitis` 启动 Vitis 环境。此时会提示选择工作区目录，按照需求设置即可。 2. **创建硬件平台项目** 打开 Vitis 后，选择 `File -> New -> Platform` 创建一个新的硬件平台项目。在此过程中，可以选择已有的 `.xsa` 文件作为基础硬件描述文件来初始化平台。 3. **加载 XSA 文件** 在新建平台向导中，指定之前生成的 `.xsa` 文件路径。此操作将自动解析硬件架构信息，并将其映射到 Vitis 的开发框架下。 4. **配置硬件平台选项** 加载完成后，可以根据实际需求进一步调整硬件平台参数。例如，定义内存映射关系、外设接口等细节。 5. **验证硬件平台功能** 完成上述步骤后，建议先测试硬件平台是否正常工作。这通常涉及创建简单的应用程序（如 LED 控制程序），并通过调试手段确认其行为符合预期。 #### 示例代码片段 以下是一个简单示例，展示如何基于 `.xsa` 平台编写一段控制呼吸灯的应用程序： ```c #include "xil_io.h" #define BASE_ADDR 0x43C00000 // 替换为实际基地址 int main() { int i; for (i = 0; i < 100; i++) { // 调节亮度循环 Xil_Out32(BASE_ADDR, i); // 设置寄存器值 usleep(10000); // 延迟一段时间 } return 0; } ``` 以上代码假设目标 IP 核已经实现了一个支持 AXI4 协议的寄存器接口[^5]。 --- #### 注意事项 - 如果需要额外定制化硬件特性，则可能还需要返回 Vivado 进行修改后再重新生成新的 `.xsa` 文件。 - 对于某些特定场景（比如 SD 卡引导），还需配合 Petalinux 配置命令（如 `petalinux-config --get-hw-description=.`）以完善整个软硬协同流程[^3]。 ---
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值