- 博客(122)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 PCIE通信案例
本文基于XDMA实现PCIE通信系统，通过硬件框架搭建、驱动修改和Qt上位机开发三个模块完成视频数据的传输显示功能。系统采用AXI Lite从设备接收配置数据，通过寄存器映射实现参数配置，视频捕获由中断信号触发。重点介绍了XDMA IP核的配置要点：功能模式选择DMA、链路宽度x8、Gen3速率8.0GT/s、AXI时钟250MHz（匹配256bit位宽）、地址转换机制（解决主机与FPGA地址映射问题）以及MSI中断优化。通过精确配置这些参数，实现了高效稳定的PCIE通信，为后续HDMI输出奠定了基础。
2025-11-28 08:51:52
927
原创 手动编译 OpenCV 4.1.0 源码，生成 ARM64 动态库 (.so)，然后在 Petalinux 中打包使用。
相关选项后重新构建系统镜像。
2025-09-30 10:52:26
475
原创 解决qt5.9.4和2015配置xilinx上位机报错问题
Qt 工程可以保留 Windows Kits 的路径，但必须确保 MSVC CRT 头文件路径在前，Windows Kits 路径在后。这样既能使用 MSVC 的 CRT 头文件，又能兼容 UCRT。核心原则是保持 MSVC CRT 头文件的优先级，避免强制替换为 Windows Kits 的。使用 Qt 官方配置的 MSVC CRT + Windows Kits，避免手动替换。，否则会导致宏缺失或调用约定错误（如。来自 MSVC CRT 路径，而。如果存在这些宏，需删除或使用。，即可解决编译错误。
2025-08-26 09:23:15
284
原创 Qt多线程
本文介绍了 Qt 多线程的基础模型及QThread的简单用法。实际开发中，更推荐通过实现线程与逻辑的解耦，后续文章将深入探讨这一设计模式。
2025-08-02 22:22:59
237
原创 FPGA IP升级
通过Tools → Report → Report IP Status生成IP状态报告，查看所有IP的当前状态和推荐升级版本。检查Tools → Settings → IP → Repository中的自定义IP路径配置，确保路径正确且不含中文字符。升级前确认Vivado版本与工程版本匹配，不同版本IP核可能存在差异导致升级失败。将自定义IP源文件纳入版本控制系统，定期清理IP缓存，避免使用中文路径。发布关键版本时备份所有IP输出产品，便于后续版本恢复。升级前建议生成所有IP的输出产品并备份。
2025-07-27 21:24:02
784
原创 Omniverse create体验反馈
摘要：NVIDIA Omniverse Create（现更名为USD Composer）是一款强大的3D场景创建工具，支持USD格式场景编辑和物理引擎集成。用户可通过直观界面快速创建包含几何体、光源和材质的场景，并配置物理属性进行实时模拟。其优势包括物理系统集成、灵活的USD层级编辑和多工具协作，但也存在学习曲线陡峭、版本差异和调试工具不足等问题。典型应用场景包括快速原型设计和复杂场景优化，适合跨领域协作和实时3D内容开发。
2025-07-16 10:33:53
4917
原创 PCIE set_property问题
对于 PCIe IP 核，通常不需要手动约束 GT 位置。如果必须手动约束，建议使用更简单的通配符，并在综合后的设计上操作。检查 IP 核文档确认正确的实例名称。如果问题仍未解决，检查 XDMA IP 的配置是否正确，尝试重新生成 IP 核，并查看 Vivado 综合日志中的警告信息。在 Vivado 中查看 IP Sources 标签页，找到 XDMA IP 下的。先运行综合，再重新加载约束文件。综合完成后，目标对象才会存在。文件，检查是否已包含 GT 位置约束。
2025-07-11 17:08:38
421
原创 自己总结的MNN安装教程
对于MNN在C:\Users\azureuser\MNN\source\backend\cpu的cmakelist.txt中在把# X86_64 AVX/SSE的东西屏蔽了命令用上面的。flexbufers.h 改movesb。
2025-07-10 14:53:42
336
原创 机械谐振抑制的笔记
参数敏感性需评估系统参数变化对抑制效果的影响。物理阻尼器通过在机械系统中增加阻尼元件或在电路中增加阻尼电阻来消耗谐振能量。虚拟电阻法通过控制算法模拟物理电阻的阻尼效果，实现方式包括电容电流反馈、逆变器侧电流反馈或网侧电流反馈。选择谐振抑制算法需综合考虑系统特性、性能要求和实现成本，通常需要结合多种方法以达到理想效果。LCL滤波器阻尼通过计算合适的阻尼电阻值来抑制谐振。模型预测控制（MPC）在线优化控制输入，考虑谐振约束，但计算复杂度较高。参数设计中，ω_z为谐振频率，Q为品质因数，决定抑制带宽。
2025-07-10 10:56:41
767
原创 FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别
在实际设计流程中，通常会先 "Generate Output Products" 为所有 IP 核和 Block Design 生成必要的文件，然后再 "Create HDL Wrapper" 为顶层设计创建 HDL 包装器。为顶层设计模块（通常是 Block Design/IP Integrator 设计）创建一个 HDL 包装文件。为 IP 核或 Block Design 生成所有必要的实现文件。生成一系列文件，包括仿真模型、综合网表、约束文件等。生成 IP 核的网表文件（.xci 或 .bd）
2025-07-10 09:40:44
761
原创 Jetson xavier 刷机安装教程
在对Jetson进行刷机过程，浏览了很多的相关教程，大部分教程并不全，而且按照步骤执行会出现许多奇奇怪怪的错误，为了避免大家踩坑，这里给出了完整的解决方法，希望能够提供帮助！首先大家需要准备一下器件：1. jetson xavier 设备2. Type C线3.一台装有ubuntu系统的主机4.网线！！！特别注意，装有ubuntu系统的主机如果没有的话，一定不要装WSl，也不要装vxbox会因为兼容性问题报错，使用 VMware。
2024-12-24 19:26:57
606
原创 1. 启动模式 2. 串口输出 3. 编程QSPI 4. PMU固件 5. Boot.bin
如果串口输出中出现“PMU-FW is not running, certain applications may not be supported.”的提示，说明PMU固件未包含在boot.bin文件中。- 在断电状态下，将模式开关设置为QSPI启动：1-ON, 2-ON, 3-OFF, 4-ON（注意，必须在断电状态下进行此设置）。- 为了烧录QSPI-FLASH，需要在JTAG模式下操作，因此必须将所有模式开关设置为ON。- 将模式开关设置为：1-ON, 2-ON, 3-OFF, 4-OFF。
2024-09-23 20:27:46
1155
2
原创 1. BOOT.BIN 2. 固化 3. 启动 4. SDK 5. 文件
固化程序的方法并不需要深入理解FPGA的启动原理，只需正确生成BOOT.BIN文件并设置模式开关，掌握烧录流程即可。在进行FPGA的开发与固化过程中，生成BOOT.BIN文件是一个重要的步骤。BOOT.BIN文件通常包含了系统启动所需的不同文件，以下是如何创建和使用该文件的详细说明。使用上述任一方法生成的BOOT.BIN文件内容是相同的。以上步骤和注意事项为您提供了生成和使用BOOT.BIN文件的完整流程，帮助您在FPGA开发中顺利进行固化和启动。3. **连接与启动**2. **复制文件**
2024-09-23 20:24:33
973
原创 Qt基础操作槽函数
tr("请输入年龄："), ageLabel2->text().toInt(), 0, 100, 1, &ok);- ok：指示标准输入对话框的哪个按钮被触发，若ok为true，则表示用户单击了"OK"（确定）按钮；tr("请选择性别："), sexItems, 0, false, &ok);- ok：指示标准输入对话框的哪个按钮被触发，若ok为true，则表示用户单击了"OK"（确定）按钮；- ok：指示标准输入对话框的哪个按钮被触发，若为true，则表示用户单击了"OK"（确定）按钮；
2024-09-19 20:57:33
678
原创 Qt基础，槽函数实现
nameLabel2->setText(tr(" 周何骏"));sexLabel2->setText(tr(" 男"));scoreBtn->setText( 七r ("修改成绩"));nameBtn->setText(tr(" 修改姓名"));ageBtn->setText(tr(" 修改年龄"));sexBtn->setText(tr(" 修改性别"));
2024-09-19 20:48:47
504
原创 Qt基础，布局设计，颜色对话框，字体对话框，标准输入对话框
单击“字体标准对话框实例”按钮，选择字体后单击"OK"按钮，文字将以选择的字体格式更新显示在Dialog对话框右边的标签中。- 单击“颜色标准对话框实例”按钮，选择颜色后单击"OK"按钮，选定的颜色将显示在Dialog对话框右边的标签中。fontBtn->setText(tr("字体标准对话框实例"));- 在 "dialog.cpp" 的构造函数中添加代码。- 在 "dialog.h" 中添加私有成员变量。3. 槽函数showColor()实现代码。3. 槽函数showFont()实现代码。
2024-09-18 08:52:43
462
原创 调试、开发板、串口、Vitis、源码。
双击“Single Application Debug”，然后选择生成的“Debugger_helloworld-Default”配置，点击“debug”以启动调试。- 在开始调试之前，请确保开发板已通电，并且正确连接了开发板上的串口（USB-232）。- 右击“helloworld”项目，选择“Debug”选项，然后选择“Debug Configurations”。- 右击`soc_base`文件夹，可以选择编译`fsbl`，此时会生成相关文件。- 右击项目，在弹出的菜单中选择编译选项来编译工程。
2024-09-18 08:46:19
970
原创 1. ZYNQ 2. MPSOC 3. FPGA 4. Vitis 5. 项目
同时，查看链接脚本文件`lscript.ld`能够帮助开发者理解程序的内存布局，这对于嵌入式系统开发尤为重要。- 在`lscript.ld`中，您将看到定义了代码段（text）、数据段（data）、堆栈（stack）等的内存地址范围。通过观察`lscript.ld`文件中的内容，开发者能够了解程序的内存使用情况，并在需要时进行优化。- **数据段（Data Segment）：** 存储已初始化的全局变量和静态变量。- **代码段（Text Segment）：** 存储程序的可执行代码。
2024-09-18 08:44:36
1172
原创 1.Vitis-SDK， 工程创建
您可以通过右键单击 `soc_base` 平台进行编译，或者在后续编译具体的应用工程时进行编译。- `soc_sdk`：包含裸机的 SDK 工程，SDK 工程创建依赖于 `soc_hw` 中的 `system_wrapper.xsa` 文件。- `soc_hw`：存放 xsa 格式文件，`soc_prj` 编译后会将 `system_wrapper.xsa` 导出到该目录。1. **创建 Hello World 应用程序**2. **创建平台项目**4. **完成平台创建**2. **选择平台**
2024-09-14 10:13:48
638
原创 1. ZYNQ 2. MPSOC 3. FPGA 4. IO分配 5. 硬件设计
**导出硬件**：在Vivado中选择“File -> Export -> Export Hardware”，将硬件导出为XSA文件，包含bitstream，以便于后续的软件工程师使用。- **IO电压配置**：对于不同的Bank（如Bank0、Bank1等），需要确保电压配置为LVCMOS 1.8V，以保证信号的稳定性与兼容性。- **顶层文件**：在生成的顶层文件system_wrapper.v中，可以查看其结构，并发现与Block Design中的设计一致。### 7. 生成比特流。
2024-09-14 10:09:24
1313
原创 对话框实例运行效果
通过一个实例详细介绍标准基本对话框的使用方法，首先介绍标准文件对话框（QFileDialog）、标准颜色对话框（QColorDialog）、标准字体对话框（QFontDialog）、标准输入对话框（QInputDialog）及标准消息对话框（QMessageBox），(5) 单击“标准消息对话框实例”按钮，弹出“标准消息对话框实例”界面，如图4.6所示。(4) 标准输入对话框包括：标准字符串输入对话框、标准条目选择对话框、标准int类型输入对话框和标准double类型输入对话框。
2024-09-14 09:59:09
383
原创 Qt基础，布局管理
通常，QGridLayout能完成QHBoxLayout与QVBoxLayout的功能，但对于简单的水平或竖直排列，后两者更方便，而QGridLayout适合方正整齐的界面布局。ProvinceComboBox->insertItem(1, tr("山东省"));list->insertItem(0, QObject::tr("基本信息"));list->insertItem(1, QObject::tr("联系方式"));list->insertItem(2, QObject::tr("详细资料"));
2024-09-14 09:51:30
377
原创 Qt联系方式界面设计
(1) 添加该工程的提供主要显示用户的联系方式界面的函数所在的文件，在"Example" 项目名上单击鼠标右键，在弹出的快捷菜单中选择“添加新文件…”按钮，在弹出的对话框的"Base class" 的下拉列表框中选择基类名为。”选项，在弹出的对话框中选择"C++ Class"(1) 添加主要显示用户的详细资料界面的函数所在的文件，在"Example" 项目名上单击鼠。"Class name" 文本框中输入类的名称" Contact"。"Class name" 后面的文本框中输入类的名称。
2024-09-13 17:02:48
925
原创 Qt界面设计基础示例
IntroductionLabel =new QLabel(tr("个人说明："));DepartmentLabel =new QLabel(tr("部门："));OtherLabel =new QLabel(tr("备注："));HeadLabel =new QLabel(tr("头像："));NameLabel =new QLabel(tr("姓名："));SexLabel =new QLabel(tr("性别："));AgeLabel =new QLabel(tr("年龄："));
2024-09-13 16:59:04
468
原创 FPGA编程指南: CSU DMA传输
4. 清除CSU_DMA中断并确认传输完成，这需要设置csudma.csudma_src_i_sts[done]。- 针对目的通道，需要配置csudma.csudma_dst_size[size]为目的缓冲区的大小。- 针对源通道，需要配置csudma.csudma_src_size[size]为源缓冲区的大小。2. 若不是源通道，则确认csudma.csudma_dst_i_sts[done]未设置。1. 轮询源通道，确认csudma.csudma_src_i_sts[done]未设置。
2024-09-13 16:51:41
1059
原创 Boot header格式描述详细信息。CSU DMA用于数据传输。安全流开关允许数据移动。PL配置通过PCAP接口。PL bit流包含设备配置数据。
此外，BootROM可以使用8位并行配置中的宽度检测参数值和image识别参数值来检测Quad-SPI接口的预期I/O宽度。在Quad-SPI引导过程中，BootROM会根据宽度检测参数值来选择相应的I/O配置，以确保正确访问Quad-SPI设备。- Reserved for interrupts: 用于存储中断相关信息，特别是在LQSPI地址空间中的默认0x01F中断向量被更改时，在XIP启动模式下使用。- 安全头初始化向量: 用于PMU FW和FSBL的安全头的初始化向量。
2024-09-13 16:49:48
677
原创 Qt 基础按钮布局管理
弹出对话框，在"Base class "下拉列表框中选择基类名为"QWidget", 在"Class name" 的文本框中输入类的名称"BaseInfo"。单击“下一步”按钮，单击“完成“按钮，添加"baseinfo.h" 头文件和"baseinfo.cpp" 源文件。(b) AmendBtn = new QPushButton(tr("修改")) 至 BtnLayout->addWidget(CloseBtn): 这段代码用于创建两个按钮，并利用QHBoxLayout 对其进行布局。
2024-09-12 10:59:28
645
原创 Qt基础、布局方式、修改用户资料、窗口布局、页面布局
最外层是一个分割窗体 QSplitter，分割窗体的左侧是一个 QListWidget，右侧是一个 QVBoxLayout 布局，此布局包括一个堆栈窗体 QStackWidget 和一个按钮布局。QHBoxLayout 默认采取的是以自左向右的方式顺序排列插入控件或子布局，也可通过调用 setDirection() 方法设定排列的顺序（如 layout->setDirection(QBoxLayout::RightToLeft))。实例效果如图3.9 所示。// 添加类成员变量和方法。
2024-09-12 10:53:49
436
原创 FPGA 时钟约束压缩程序硬件固化下载
BITSTREAM.CONFIG.CONFIGRATE：指定FLASH配置速度，但仅对纯FPGA有效，不支持ZYNQ。- BITSTREAM.CONFIG.SPI_FALL_EDGE：指定FLASH接口的时钟加载沿，同样只对纯FPGA有效。- BITSTREAM.CONFIG.SPI_BUSWIDTH：设置FLASH配置的位宽，同样只对纯FPGA有效。6. 使用BITSTREAM.CONFIG.SPI_FALL_EDGE来指定FLASH接口的时钟加载沿。
2024-09-12 10:48:33
777
原创 FPGA学习关键步骤总结：1. 配置Package Pin2. 创建约束文件3. 优化管脚约束4. 编译生成bit文件5. 下载并测试实验结果
通过掌握FPGA IO的管脚约束，您可以更好地理解如何将程序的引出管脚绑定到FPGA芯片上的IO管脚，从而实现您的设计目标。您可以通过手工填入约束信息或通过软件配置的方式来完成IO约束的设置，确保在设计过程中引出的用户IO部分正确约束到芯片上的IO管脚。在这种情况下，您可以通过单击“Add or create constraints”并选择要添加的.xdc文件，然后完成约束文件的添加过程。在下载过程中，通过单击“Program Device”并选择相应的FPGA和bit文件，即可将程序下载到FPGA中。
2024-09-12 10:44:41
558
原创 FPGA实验 Verilog 课程 管脚约束配置
3. 在always块中，根据时钟信号和RSTn_i的状态，我们实现了LED_o信号的更新。1. 在代码中，我们定义了一个模块名为run_led，其中包含了input和output信号以及一个参数TSET。通过以上步骤，我们可以完善代码并定义FPGA芯片的引脚约束，使得代码能够正确地在FPGA上运行并实现我们所期望的功能。4. 接下来，我们需要添加管脚约束文件（.xdc文件）来定义FPGA芯片上各个引脚的功能和连接关系。- 打开提供的例程中的Pin脚定义，并将其粘贴到新建的XDC文件中。
2024-09-11 09:13:11
1288
原创 FPGA学习 VIVADO Verilog 编程
详细讲解了VIVADO 软件的使用，包括创建FPGA 工程，编写Verilog代码，添加管脚约束，最后编译，下载bit 文件到开发板测试。Step8:创建完成后可以看到Design Sources 文件夹中有了run_led.v 这个文件，这个文件就是我们可以编写verilog 程序的文件。Step3:创建名为Miz_sys 的工程到对应的文件目录，文件路径自定义，不能有中文或非法字符，之后单击NEXT。Step6:添加完成后如下图所示之后单击finish 完成文件的创建。Step2:单击NEXT。
2024-09-11 09:06:44
846
原创 Qt 布局管理 控件设置
IntroductionLabel =new QLabel(tr(" 个人说明："));DepartmentLabel =new QLabel(tr(" 部门："));CancelBtn =new QPushButton(tr(" 取消"));HeadLabel =new QLabel(tr(" 头像："));OtherLabel =new QLabel(tr(" 备注："));AgeLabel =new QLabel(tr(" 年龄："));
2024-09-11 08:59:14
642
原创 Qt基础布局管理器实例
UserNameLabel = new QLabel(tr("用户名："));NameLabel = new QLabel(tr("姓名："));SexLabel = new QLabel(tr("性别："));SexComboBox->addItem(tr("女"));SexComboBox->addItem(tr("男"));注：以上代码仅为示例，具体实现可能会有所不同。以上是您要学习的内容，包括程序代码的整理。// 其他控件的初始化。// 其他控件的初始化。// 其他控件的初始化。
2024-09-11 08:51:54
621
原创 从IBM撤出在华的研发中心察世界变革
IBM 的撤出某种程度上可能反映出中国的科技公司在自我研发能力上已经拥有相当的竞争力，外资公司在中国的科技投入相对减少。继续参与市场：即使撤出研发中心，IBM 仍可能通过其他方式参与中国的科技发展，尤其是在工业互联网、金融服务、智慧城市等领域，IBM 依然拥有广阔的市场机会。本土科技公司的崛起：随着中国科技公司在核心技术上的突破，外资公司可能面临越来越强的竞争压力，特别是在云计算、人工智能等领域。科研合作多样化：未来，中国可能更加注重与欧洲、亚洲和其他国家的科技公司合作，以确保科技进步的多样性和全球化。
2024-09-10 15:20:53
388
原创 Qt, 堆栈窗体, 布局管理, 控件插入, 子布局插入
别是水平排列布局、垂直排列布局和网格排列布局。各种布局类及继承关系如图3.6 所示。QVBoxLayout 类及QGridLayout 类等的基本布局管理，分。布局中常用的方法有addWidget()和add.Layout()。list一>insertitem(O,tr("Windowl"));mainLayout->addWidge 七(list);(5) 运行程序，显示效果如图3.4 所示。Qt 提供了QHBoxLayout 类、基本布局(QLayout)QH即xLayout。各种布局类及继承关系。
2024-09-10 08:19:40
527
原创 Qt基础、停靠窗口、堆栈窗体、布局管理、QStackedWidget
堆栈窗体`QStackedWidget`类是常用的应用程序组件，通常与列表框`QListWidget`和下拉列表框`QComboBox`配合使用。- 创建Qt Widgets Application项目，基类选择`QDialog`，类名命名为`StackDlg`。- `setAllowedAreas()`方法用于设置停靠窗体可停靠的区域，如左侧、右侧、顶部、底部等。- `setFeatures()`方法用于设置停靠窗体的特性，包括可关闭、可移动、可浮动等。
2024-09-10 08:14:35
302
原创 FPGA 学习仿真硬件设计
/ 调用adder模块，自定义名字为u1。// 调用adder模块，自定义名字为u2。// 输出信号 outa。// 输入信号 ina。// 输入信号 inb。
2024-09-10 08:07:56
1042
MATLAB 工具箱是 MATLAB 的扩展功能，提供了针对特定应用领域的额外函数和工具
2024-10-19
是一个简单的 MATLAB GUI 示例，用于智能家居控制
2024-10-19
基于嵌入式平台的人工智能大模型推理框架安装
2024-10-02
下面是一个基于 TensorFlow 的时间信息提取模型的使用教程
2024-09-24
用于深度学习框架的时间训练数据、标签和模型
2024-09-23
如果你的项目需要使用 C++ 来训练大规模模型，这些框架提供了便利的接口和功能，同时能够处理复杂的训练任务
2024-09-18
下面我将展示如何基于 Python 进行一个大模型训练前的特征检查 该案例包括特征的统计分析、可视化以及预处理等步骤
2024-09-18
数学考研复习题涵盖多个重要模块，包括高等数学、线性代数、概率论与数理统计等
2024-09-16
数据库项目设计是软件开发中的核心部分，涉及从需求分析、数据库模式设计、关系建模到优化性能的整个过程
2024-09-16
蓝桥杯作为中国知名的编程竞赛，涵盖了多个计算机领域的知识，包括算法设计、数据结构、操作系统、数据库等内容
2024-09-16
管理系统的源码程序会因需求和功能的不同而有所差异 这里我提供一个通用的、基于 Java 的简单管理系统案例
2024-09-16
以下是关于 Android 开发的入门资源、常用工具、库以及一个简单的示例代码
2024-09-16
智能车竞赛是指参赛者通过设计和编程，使自动驾驶的小车在指定的赛道上完成特定任务
2024-09-16
以下是该竞赛的教程和经验分享，帮助你了解比赛流程、准备方式、常用方法和策略
2024-09-16
以下是 Kotlin 的入门教程及一个简单的开发案例
2024-09-16
本教程将带你学习 Java 的基础语法、面向对象编程（OOP）概念，最后通过一个简单的案例来巩固所学知识
2024-09-16
以下是 JavaScript 的入门教程及开发案例
2024-09-16
Fortran 是一种面向科学和工程计算的高级编程语言 以下是它的的一些简单用法
2024-09-16
以下是 VB 入门教程及一个简单的开发案例
2024-09-16
本资源系统介绍嵌入式固件裁剪与优化的方法，从编译器级优化（GCC O3/Os、LTO、函数内联、段优化）到链接脚本与库精简，并给出 STM32、ESP32、nRF52 三大平台的固件瘦身实战流程 文中
2025-11-19
主要内容： 1.常用的控制算法与PID控制算法的异同点 2.PID控制算法的理论分析 3.基于单片机的PID算法实现 4.PID算法的工程应用的一些注意事项 5.演示板电路分析 6.PID算法C语言实
2025-11-10
【嵌入式系统开发】基于ZynqMP的设备树配置与外设驱动调试：PetaLinux环境下AXI DMA及GPIO应用实现
2025-11-10
一个可直接用的「Makefile 自动化编译项目」模板，包含： 目录结构（库 + 可执行文件 + 单元测试） 跨平台/交叉编译（可指定 CROSS 前缀） Debug/Release 两种构建类
2025-11-08
【嵌入式开发】基于ZynqMP平台的设备树配置与PetaLinux交叉编译：外设驱动定制及OpenCV部署系统设计
2025-10-19
【嵌入式开发】基于ZynqMP的设备树配置与PetaLinux交叉编译：OpenCV在AARCH64平台的学习笔记
2025-09-30
【编程工具配置】VS Code配置C/C++编程运行环境：详细步骤与调试技巧
2025-07-08
VMware Workstation、VMware Fusion 还是 VMware ESX的简单使用教程
2024-10-31
，使用 Verilog 描述一个基本的 PCIe 传输接口
2024-10-20
下面是一个简单的 .bat 文件示例，用于清理 Windows 系统中的临时文件、浏览器缓存和回收站
2024-10-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人