NAND FLASH 和 DDR 芯片内部框架介绍以及如何和soc连接

目录

一、概述

二、MCP整体介绍

  2.1 MCP系统框图

      2.2 MCP物理信号

三、nand flash介绍

3.1 nand flash芯片系统框图

 3.2 nand flash 存储数据结构

3.3 nand flash 常用操作命令集

3.4 nand flash 读时序

3.5 nand flash 块擦除时序

3.6 nand flash模式

3.7 nand flash地址访问

四、DDR介绍

4.1 DDR在MCP中的位置框图

4.2 DDR 接口表及引脚描述

4.3 DDR内部逻辑组成

4.3.1 DDR访问方式

4.4 DDR参数表

4.4.1 DDR容量计算

4.5 DDR 单die，双channel连接法

4.6 DDR双die，双channel连接法

4.7.1 DDR读时序

4.7.2 DDR写时序

---

一、概述

        MCP（Multi-Chip Package）是一种多芯片封装技术，它将多个芯片封装在同一个封装体内，形成一个单一的组件。本文所介绍的mcp是flash和ddr的合体，当前主流的厂商将flash与DDR封装到一颗soc内来实现存储和内存运行。

二、MCP整体介绍

  2.1 MCP系统框图

      2.2 MCP物理信号

        如2.1章节中的系统框图，nand flash接口是由IO0~IO7 8位并行口，以及CE、CLE、ALE、RE#、WE#、WP#，每个引脚的功能描述见下述图表。下表图中除nand flash接口外的其他信号是DDR的，详见下述图表。

三、nand flash介绍

3.1 nand flash芯片系统框图

 3.2 nand flash 存储数据结构

        每个Nand包含一个或多个Chip。Chip是可以独立执行命令并上报状态的最小单元；
        每个Chip包含一个或多个plane。不同的plane间可以并发操作，不过有一些限制；
        每个plane包含多block，block是最小擦除单元（擦除后为全1，擦除失败则判定为坏块）；
        每个block包含多个page+obb， page是最小的读写单元，obb区存储校验数据、标记坏块、映射信息等。

3.3 nand flash 常用操作命令集

3.4 nand flash 读时序