FPGA
Alex-Leung
Stay hungry,stay foolish.
展开
-
Quartus生成元器件仿真波形
Quartus生成元器件仿真波形操作流程实验环境在完成VHDL或Verilog代码后创建波形文件插入信号选择用到的node点list选择node直接全选,添加到右边点OK继续点ok鼠标左键拖拉,选择时间段选择对应时间段的电平运行仿真得到结果操作流程实验环境Quartus版本: quartus 16 lite开发板: DE1-Soc在完成VHDL或Verilog代码后创建波形文件插入信...原创 2020-03-25 01:53:12 · 4823 阅读 · 0 评论 -
Quartus分配管脚(Pin)简要教程
Quartus分配管脚(Pin)1.在打开项目,点击选项Assignments->Pin Planner,入下图所示2.根据板子DataSheet给的管脚分配信息,给各输出输入的location选择pin2.1例如我需要给时钟信号分配对应的管脚,知道50MHZ晶振提供的信号来自PIN_912.2在Pin Planner给clk选择PIN_912.3最终给各节点分配好对应的输入...原创 2019-04-17 22:21:11 · 42386 阅读 · 4 评论 -
XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM
XILINX HLS + Vivado + SDK实现自定义IP通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM简介最近在使用XILINX ZYNQ的Soc板子做卷积神经网络(CNN)加速器,遇到了个问题:如何从PS传输批量权重到PL端?网上找了下发现比较少资料,XILINX官网有一个例程,但是有问题的:2013.4 Vivado HLS - Example s...原创 2019-04-19 23:07:22 · 9049 阅读 · 21 评论 -
XILINX SDK Xil_Out32传入float类型参数的解决方案
XILINX SDK Xil_Out32传入float类型参数的解决方案在项目尝试将float类型参数直接传输到BRAM中,再取出来发现跟传入的值不对,原来要先将float类型参数转成u32的数值保存到BRAM,取出来再从u32转回floatXILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM传入例子float...原创 2019-04-19 23:18:49 · 6022 阅读 · 1 评论