关于Cache的dirty bit

最新推荐文章于 2025-03-24 00:38:51 发布
最新推荐文章于 2025-03-24 00:38:51 发布
阅读量9.3k 收藏 10
点赞数 1
分类专栏： DM642 文章标签： cache
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/adrianfeng/article/details/5894556
版权

当cpu往内存里写数据时，首先会写到Cache里，这样就造成了内存和cache中数据的不一致问题，当存此数据的cache要被新的数据取代时，需要把刚才更改的数据回写到内存中。dirty bit就是标记要回写到内存中的cache数据的位

有关cache的dirty比特位和Valid比特位的理解
baron-周贺贺-代码改变世界ctw
09-20 939
问 ：想问一个问题，比如说系统开始在Cache中寻找Cache line命中后发现缓存行无效，然后是将有效的内容直接放到这个Cache line 中呢？还是认为Cache没有命中，按照算法驱逐一个Cache line在将有效数据搬运到这个被驱逐的Cache中呢？想问一下，有没有那种开源的项目是模仿ACE总线或其他一致性总线的？cache匹配时，是说TAG匹配且Valid有效，才是命中。Valid清除后，缓存行无效。可以理解成无效就相当于没有。Valid是有效位，清除后是无效，清除后就视为不存在吧。
知识点12：cache TAG里都有什么?
baron-周贺贺-代码改变世界ctw
10-05 736
我们知道在cacheline是由： TAG + DATA + valid bit + dirty bit组成的。DATA一般都是64bytes。那么TAG 是什么呢？TAG里都有什么呢？我们以cortex-X4为例。
dirty bit
sanjiaowuhuan的博客
08-16 3487
Dirty bit是指CPU cache/内存单元中的一种存储位状态，当处理器修改了某个cache/内存单元中的数据时，这个单元就会被标为“dirty bit”，代表此单元的数据已经被修改且没有被写到外部存储里。若处理器需要再次修改此存储单元中的数据时，需要根据内存管理的换页算法进行处理，写入二级缓存或者直接覆写之类。 ...
一文搞懂缓存Cache
最新发布
liluxiang333的博客
03-24 1267
在计算机里，CPU 运算速度快得惊人，每秒能处理数十亿次运算，就像一辆飞速行驶的跑车。但主存传输数据的速度却很慢，好比在拥挤街道艰难前行的车辆。CPU 与主存速度的巨大差距，严重阻碍了计算机高效运行，拖了系统性能的后腿。”​Cache 的出现解决了这个问题。它利用两个特性来工作一是( temporal locality)，如果一个数据现在被访问了,那么在以后很有可能还会被访问。---比如你做视频剪辑时反复用的视频片段，它知道这些数据很可能还会被使用；二是。
缓存行的“脏化”（dirty）
Kegi_的博客
07-15 716
当高速缓存中的某个块（通常称为缓存行或缓存线）被修改后，它就变得与主存储器（RAM）中的相应数据不再一致。- **写直通（Write-through）**：每次缓存行被修改时，立即将修改同步到主存储器。- **写回（Write-back）**：只有当缓存行被换出时，才将其写回主存储器。- 这通常通过缓存一致性协议（如MESI协议）来实现，确保在数据被修改后，其他处理器可以接收到通知并更新自己的缓存。- 在写回策略为“写回”的情况下，当决定替换一个脏的缓存行时，必须先将该缓存行的数据写回主存储器。
什么是EMC存储 Clarrion存储的cache dirty或者cache lost（CACD）？
存储服务专家
07-02 1646
价绍了DELL EMC中端存储系统CX，VNX，Unity经常遇到的cache dirty的原因，如何避免和如何处理
什么是脏页表
zhangguanghao9的博客
12-27 572
在操作系统中，脏页表是指那些其对应的物理页面自上次写入以来已经被修改过的页表条目集合。当一个页面被标记为“脏”，意味着该页面的内容已经发生了变化，并且这些更改尚未同步到持久存储设备上。具体来说，在虚拟内存管理系统里，每当有数据从用户态程序写入到某一页时，硬件机制会自动设置相应的页表项中的脏位（Dirty Bit），以此来指示此页面已被更新1。
cache中用1bit表示valid
Never Give Up
11-17 178
如果仅仅是想节省存储空间并保持代码简洁，推荐。位域允许在结构体中直接声明字段的位数。存储，即使只需要1个比特来表示真假。你可以通过以下方式在代码中实现只使用。
软件维护cache的三类指令
baron-周贺贺-代码改变世界ctw
04-27 1882
Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表
处理器基础知识——cache
graceyun的博客
09-06 1518
Cache基础知识
Cache（三）：cache的常见名词与Cache一致性问题简介
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-12 4344
虽然使用cache带来了很大的性能提升，但它也有副作用。最常见的一个问题就是cache一致性问题。本笔记会简单介绍cache一致性问题发生的原因。先来看一个简单的双核心，3级缓存的结构：如上图所示，Core0和Core1有分开的L1指令和数据cache和一个L2缓存。所有Core共享一个L3缓存。
Cache操作
weixin_46623752的博客
11-08 4801
Cache操作
关于cache的碎碎念
Oshino_2016_1_27的博客
11-06 491
写博客意味着要考试了，边写边复习。 考的是计算机体系结构，其实和操作系统重合度有点高，在memory这方面。 讲讲cache。 一、为什么要有cache呢？ CPU在运行程序的时候需要各种各样的数据，数据都放在内存中（main memory ），CPU要什么数据，就会告诉内存，“你把第xxx块的数据放到总线上递给我吧”。 本来这样也没什么问题，可是就是太慢了。 计算机中有个叫m
CPU | Cache 基本概念和基本原理
Sherlock_Homles的专栏
01-07 6517
一 、Cache的基本概念 Allocation          在cache中发现一个位置，并把新的cache数据存到这个位置的过程。这个处理过程可能包括 evicting（驱逐）cache中已存在的数据，从而为新的数据腾出空间。 Associativity    关联方式          指每个Set（集）里包含的line frames（行帧）数。也就是cache的way（路）数。...
内存CACHE中invaild、clean、flush的作用
qq_44760112的博客
08-28 6378
这里说的内存，主要是指主存。它的读写速度虽然比磁盘快很多。但是相对于CPU的速度依旧还是慢。为加快cpu访问内存的速度，CPU和主存储器之前都会增加一级乃至三级高速缓存，cpu访问cache时，如果能到找到匹配的地址，会直接从缓存中取数据或将写入数据，而无需访问主存。.........
刷cache的3种操作：clean/invalid/flush
wmzjzwlzs的专栏
06-18 3170
转自：刷cache的3种操作：clean/invalid/flush_小葫芦写代码的博客-CSDN博客_cache flushcache line cache被平均分成了多个cache line。 cache line是cache和DDR之间数据传输的最小单位。 什么意思呢？当CPU试图load一个字节数据的时候，如果cache miss，那么cache控制器会从主存中一次性的load cache line大小的数据到cache中。 例如，ca
缓存一致性协议之MESI
weixin_43064364的博客
11-03 278
在上图中，Local Read表示本内核读本Cache中的值，Local Write表示本内核写本Cache中的值，Remote Read表示其它内核读其它Cache中的值，Remote Write表示其它内核写其它Cache中的值，箭头表示本Cache line状态的迁移，环形箭头表示状态不变。M(Modified)和E(Exclusive)状态的Cache line，数据是独有的，不同点在于M状态的数据是dirty的(和内存的不一致)，E状态的数据是clean的(和内存的一致)。
设备驱动中的regmap
viewsky11的专栏
01-09 9205
regmap 机制是在 Linux 3.1 加入进来的特性。主要目的是减少慢速 I/O 驱动上的重复逻辑，提供一种通用的接口来操作底层硬件上的寄存器。其实这就是内核做的一次重构。regmap 除了能做到统一的 I/O 接口，还可以在驱动和硬件 IC 之间做一层缓存，从而能减少底层 I/O 的操作次数。 以一个 I2C 设备为例。读写一个寄存器，肯定需要用到i2c_transfer这样的 I2C 函数
Cache缓存的基本原理经典文章(转载自知乎)
算法、原理、设计模式、非线性控制、深度强化学习
04-08 3336
Cache的基本原理 作者：cmcdef 浏览全网cache文章，转载这篇感觉是最好的文章。图文并茂通俗易懂： 对于没有接触过底层技术的朋友来说，或许从未听说过cache。毕竟cache的存在对程序员来说是透明的。在接触cache之前，先为你准备段code分析。 int arr[10][128]; for (i = 0; i < 10; i++) for (j = 0; j < 128; j++) arr[i][j] = 1; 如果你
cache标记阵列项中的valid位宽，dirty位宽，lru位宽，tag位宽
05-13
一个cache标记阵列项通常包含以下几个字段： - Valid位：标记该cache块是否有效，即该块是否已被加载到Cache中。如果该位为1，则表示该块已被加载到Cache中，如果为0，则表示该块无效，需要重新加载到Cache中。Valid位宽为1 bit。 - Dirty位：标记该cache块是否被修改过，如果该位为1，则表示该块已被修改，需要在将其从Cache中移除时将其写回到主存中。Dirty位宽为1 bit。 - LRU位：标记该cache块的使用情况，即最近最少使用的位。通常使用一种双向链表或类似的数据结构来维护LRU信息。LRU位宽通常与Cache大小相关，取决于Cache块的数量。 - Tag位：用于标记该Cache块所映射的主存地址。Tag位宽通常与主存地址宽度相同，取决于Cache的大小和映射方式。 因为Cache的大小和映射方式不同，所以这些字段的位宽也不一定相同。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值