Virtex5 FPGA封装与IO命名

Virtex5 FPGA封装与IO命名

作者：AirCity 2020.2.1
Aircity007@sina.com 本文所有权归作者Aircity所有

PINCH=1mm；

XC5VLX330有600个差分对IO或者1200的IO

管脚命名规范：

IO_LxxY_#
IO: IO PIN
LxxY: xx差分对编号，Y=P或者N，表示极性
#： 表示Bank

IO_LxxY_ZZZ_#
IO: IO PIN
LxxY: xx差分对编号，Y=P或者N，标识极性
ZZZ: 对应不同功能的管脚，如Dn，AddRn，FCS_B；对于Clock Cable IO，ZZZ=CC，对于Global Clock buffers，ZZZ=GC
#： 表示Bank

VRP接一个电阻R到VCCO，R的值等于走线阻抗或2倍走线阻抗
VRN接一个电阻R到GND，R的值等于走线阻抗或2倍走线阻抗。

GC： 全局时钟管脚，属于全局时钟资源。GC进入FPGA，有BUFG缓冲，经过专门时钟不限资源，以最小时差skew，最小抖动jitter，到达FPGA的各个buffer。
CC： 局部时钟，只能为所在的bank及相邻bank提供时钟输入。clock进入CC，绕到BUFG之后为其他bank提供时钟。