关于FPGA的多功能引脚(multi-function pin)

1 多功能引脚组成

多功能引脚（multi-function pin），名字以 IO_LXXY_ZZZ_# 或 IO_XX_ZZZ_# 为前缀，zzz 代表其除用户I/O功能外的其他具体功能含义。如果多功能引脚没有用于其特定功能作用，则作为普通的用户I/O功能外的其他具体功能含义使用。

以 XC7K410T-FF900 为例，多功能引脚的位置：

可见主要集中在bank 14 与 15。
主要包含：

• ADV_B
• FCS_B
• FOE_B
• MOSI
• FWE_B
• DOUT_CSO_B
• CSI_B
• PUDC_B
• RDWR_B
• RS0-RS1
• AD 0-15 P/N
• EMCCLK
• VRN
• VRP
• VERF
• D 00-31
• A 00-28
• DQS
• MRCC
• SRCC

multi-function pin 作为配置引脚来使用的。

2 多功能引脚作用

多功能引脚的具体使用与否是根据 FPGA 的配置模式来决定的，7系列FPGA有 5 种配置模式，具体使用哪种由 FPGA 的专用引脚（Dedicated Pin）中的 M[2:0] 决定：

具体配置模式与使用的多功能引脚的关系为：