程序猿徐师兄的博客

常用于板与板之间的直线连接，为直通型，不能在中间停止或转弯。边缘平整且不影响器件安装的PCB可用此种连接。采用V-CUT的PCB板之间距离(S)应设置为5mils。推荐的铣槽的宽度≥2.0mm，铣槽常用于单元板之间需要留有一定距离的情况，一般应与V-CUT或邮票孔配合使用。

如果PCB上有细间距器件（如0.5mm间距的BGA）,或板厚≤0.8mm，可以考虑化学镍金。板上有需要Bonding的元件或有按键（如手机板），一定要采用化学镍金。金手指的表面要镀硬金，即纯度为99.5%-99.7%，含镍、钴的金合金，一般厚度为0.5~0.7μm。c) 化学镍金（Electroless Ni/Au）－缩写为ENIG。d) 浸银(Immersion Silver)－缩写为IS。e) 浸锡(Immersion Tin) －缩写为IT。处理方式需要在PCB文件中注明.a) 热风整平（HASL）

推荐：一般过孔的阻焊开窗在TOP面和BOTTOM面均为孔径＋5mils；如果铺铜要打孔接到地层，推荐孔径为10mil，如果大于10mil, 要用阻焊油墨堵孔。a) 相邻的SMD焊盘，SMD焊盘和插件孔、SMD焊盘和过孔、过孔与过孔之间需要保留阻焊桥；a) 覆盖（单面绿油入孔），如下图所示。由于PCB制造和焊接时会有气泡产生，影响可靠性，除非不得已情况下，尽量不要采用这种方式。金手指的阻焊开窗应开整窗，下面到金手指板边，上面和金手指的上端平齐；走线一般需要覆盖绿油（阻焊膜），除非有些特殊的阻抗要求；

为了确保所有字母、数字和符号在PCB上便于识别，器件的丝印的线宽必须大于5mils，字符高度最小40mil，宽度最小28mil；对于BGA等需要标注管脚号的，管脚号的字符丝印高度最小31mil，宽度最小23mil；如果是单面布局的PCB，虚线框可以表示放置在相反的一面。PCB上有安装扣板和大于器件本体的散热器时，需要在PCB上用丝印框线标识其扣板、散热器的轮廓，若丝印与器件干涉时，可以用断续的线段表示。丝印的字符串的排列应遵循从左至右，从上到下的原则。a) PCB的名称/PCB的版本号。

可以用以下的两张图表，计算不同的温升温度，铜箔的通流能力。这里讲的温升温度，指的是设备的工作温度和室温的温度差。a) 考虑到PCB的铜箔厚度的制造公差，走线宽度的制造公差，降额10%。外层通流能力 X:铜箔的截面积 （mil2）Y:电流（安培）内层通流能力 X:铜箔的截面积（mil）Y:电流（安培）内层走线距金属化孔最小间隙极限值 © 为4mil；表层走线距金属化孔最小间隙极限值 © 为5mil；b) 推荐反焊盘大小尺寸≥过孔焊盘＋20MIL。推荐的走线距金属化孔最小间隙 © 是8mil；

对称的含义包括：介质层厚度及种类、铜箔厚度、图形分布类型（大铜箔层、线路层）的对称。b) 一般成品铜厚:内层成品铜的厚度等于基铜的厚度；表层成品铜的厚度等于基铜的厚度加上0.5oz。推荐的最大PCB纵横比为10，如果PCB纵横比大于10，需要考虑PCB供应商是否有生产能力。基铜厚度(oz/Ft2) 公制（μm） 最小线宽 a（mil） 最小线间距 b（mil）PCB纵横比（Aspect Ratio）= PCB的厚度 / 钻孔的直径。b) 考虑电压击穿问题，正常情况下推荐介质层厚度设计值为≥0.1mm。

• 旁路电容离电容引脚尽可能的近• SMT磁珠对于降低Ripple非常有效• 高频时需要地平面– 最小化寄生参数• 使用稳定高效的器件– 较少的漂移和较低的ESR• 完全精确的分析是比较困难的– 为了优化结果可以使用一引起模型分析• 使用一组并联的电容来去除较宽频带内的噪声。

• 供电电源是一个单独的区域，尤其是DC-DC区域。– DC-DC在一个角落，最好在另外一块PCB板上。• 将模拟区域，混合信号区域和数字区域分割开。– 大电容最好放置在角落，或靠近PCB的边缘。• 时钟区域是一个单独的区域。– DC-DC必须使用分割线。• 输入与输出没有交叉。

• 例如一个数字线路以1 v/ns切换， 10 pf的负载将会产生10mA的瞬态电流。– 在DC，电流顺着最小电阻路径返回，随着频率的升高，电流顺着最小电感路径返回。• 在同一块板子上，无线数字信号经常会有较高的数字逻辑，例如高增益的RF电路。• 布线中特别需要关心的是数字返回电流不要通过板子中的模拟区域。• 地平面的割裂会提高或者降低回路的性能-这里没有通用的规则。• 提供最小的电阻和电感，但它不并不能解决所有的地平面问题。– 因为会有回路电感的存在，可能会引起EMI/RFI的问题。

使用合适的去耦电容可以降低电源/地平面的噪声，并由此来消弱来自这些平面的EMI。– 由于周期信号和快速的时钟及切换速率，数字信号最有可能成为不良辐射的来源。– 顶层和底层的地平面至少可以把多层板设计中的辐射降低10dB。• 导体的形状会影响流经它的电流所产生的磁场强度，反之变然。• PCB上一个设备的EMI可能会影响另一个设备的性能。• EMI代表的是一个设备上不良电磁辐射的总和。• 一个系统的EMI可能会影响邻近系统的性能。• 有许多方法可以降低PCB设计的EMI。– 保持信号走线远离PCB的边缘。

• 从设备A到设备B，一个传输信号很可能会经过很多次阻抗改变。• PCB走线的物理特征是阻抗的最大影响因素。• 最大的阻抗不匹配几乎都发生在源端和负载处。• 能量反射的多少会与阻抗不匹配的程度有关。• 当信号的阻抗改变时，信号能量会被反射。– 与其它平面和走线之间的距离。– 周围材料的介电常数。– 会产生很大的反射。

传输线-我们考虑信号传输的影响，并假设在信号传输时线上会有不同的电势。– 导线-我们认为导线上所有的点在任意时刻都有相同的电势。• 传输延迟：表征电信号在介质中传播时间的值。– 传输速度与介电常数的平方根成比例增加。– 如果系统对过多的过冲和下冲无法接受。– 通常的测量单位是ps/inches。• 什么时候会把信号回路看成传输线呢。• 电信号传输速度取决于其周围的介质。– 如果长度大于波长的1/100。– 如果接收设备对边缘变化敏感。

• ESL（等效串联电感）是由电容的电极和引线引起的电感• 电容的ESL限制了一个电容在一个Power Buss中去耦的效果究竟有多好• 电容本质上是一个LC电路，因此它有一个谐振点。ESL与容值都会影响电容的谐振点• 不同种类的电容。

• 需要考虑工作频率， I/O的切换数量，每个Pin脚的容性负载，走线的特征阻抗，结点的温度，芯片内部的运算。– 这是一个复杂的问题，特别是在处理现在那些包含有成千上万门电电路的处理器的时候。• 为了获得最好的性能，应该尽可能的降低供电引脚与去耦电容之间的电感与电阻。– DC供电电压的最大波动加上噪声的最大值应该小于供电电压的5%• 当设备里的门电路切换时，设备里的阻抗会有一个瞬时的变化。• 电容的ESR（等效串联电阻）的增加会降低电容的效力。• 100nf的电容在100Mhz之上是无用的。

然后使用腐蚀剂（通常是FeCI或Ammonia)，未被标记的铜箔就会被移除。• 从客户手中拿到Gerber， Drill以及其它PCB相关文件。– 抗腐蚀的化学药水会涂在需要保留的铜箔上（例如走线和过孔）– 在需要Via的地方打一个贯穿所有层的洞。– 这是建立不同层之间的连接关系。– 铜箔的底片会被粘合在基材上。– 溶剂会把固化的抗腐蚀剂洗掉。– 清洗掉PCB板的其他杂物。• 丝印层 (文本和图像)• 准备PCB基片和薄片。– 其他药水会被洗掉。

• SI Tip:绝大多数的PCB绝缘材料会有一个可控的介电常数-对于维持传输线阻抗的稳定来说这是非常重要的。• 介电常数：最大4.7， 4.35@500Mhz,4.34@1Ghz。• 可承受的最高信号频率是2Ghz(超过这个值，损耗和串扰将会增加）• SI Tip: Vias会引进容性分量并改变走线的特征阻抗。– 通过钻孔的方式来打通PCB的不同层，并在内层电镀。– 增加PCB制造的成本-通常用在高密度的产品上。– FR-4（玻璃纤维和环氧基树脂交织而成）• 非常廉价，使用在廉价的消费设备上。

• SI tip:通过在Core的两边加相对的电源与地可以最大化“板间电容”。• SI Tip:以上因素都会影响走线的电阻，电容，阻抗，在高速信号设计中都要被慎重的考虑。• 在通常的制造工艺下，走线的宽度和之间的间距一般要≥5 mil。– 为PCB上所有设备的电源地信号提供一个稳定的，低阻抗的路径。– 走线或连接器一般通过镀金来提供一个抗腐蚀的电传导特性。– 一般会使用比信号层更厚的铜箔层来降低电阻。– 使用一个完整的铜箔平面来提供电源或地。– 屏蔽层与层之间的信号以此来降低串扰。• 趋势 0.25oz。

一片薄薄的未固化的介质（通常FR4：玻璃纤维-环氧基树脂）当被加热或。挤压时， Prepreg会溶解在环氧基树脂胶里，然后变成和Core具有相同介电常数的材料。– Core:一片薄薄的固化的介质（通常是FR4:玻璃纤维&环氧基树脂）– 叠层根据板子在纵轴上的中心点对称，以避免在热循环中的机械应力。• 一个PCB由不断交错着的Prepreg和Core组成。– 铜箔：一片铜板，使用一环氧树脂粘合在Core的两边。– 介质厚度&导体的长宽通常使用英尺及英寸。• PCB的层数代表的是铜箔的层数。