过孔焊盘~尺寸、间隙、通流能力

过孔焊盘

导通孔(via)焊盘尺寸

a) 外层焊盘环宽(A)要大于5mil,内层焊盘环宽(A)要大于8mil, 推荐导通孔孔径及焊盘尺寸如下:
在这里插入图片描述

在这里插入图片描述

b) 推荐反焊盘大小尺寸≥过孔焊盘+20MIL。

在这里插入图片描述

走线与金属化孔间的最小间隙

推荐的走线距金属化孔最小间隙 © 是8mil;
内层走线距金属化孔最小间隙极限值 © 为4mil;
表层走线距金属化孔最小间隙极限值 © 为5mil;
在这里插入图片描述

PCB的通流能力

可以用以下的两张图表,计算不同的温升温度,铜箔的通流能力。这里讲的温升温度,指的是设备的工作温度和室温的温度差。在以下条件下,要做降额处理:
a) 考虑到PCB的铜箔厚度的制造公差,走线宽度的制造公差,降额10%。
b) 板厚小于0.8mm,或者铜箔厚度大于108um, 降额15%。
在这里插入图片描述

外层通流能力 X:铜箔的截面积 (mil2)Y:电流(安培)
在这里插入图片描述

内层通流能力 X:铜箔的截面积(mil)Y:电流(安培)

### DRC 过孔错误的原因及解决方案 在 PCB 设计中,DRC(Design Rule Check)用于检测设计中的潜在问题。过孔相关的 DRC 错误通常是由于违反了特定的设计规则而引起的。以下是可能的错误原因及其对应的解决方案。 #### 1. **盲埋孔之间的间距不足** 当多层 PCB 中涉及盲埋孔时,不同层次间的盲埋孔可能会因为间距不足而导致短路或其他电气问题。例如,在 Allegro HDI 设计中,如果盲埋孔 1-3 层与 6-8 层的距离过近,则会出现 DRC 提示[^2]。 ##### 解决方案 调整盲埋孔的位置或增加它们之间的最小间距以满足制造商的要求。可以通过修改叠层结构或者优化布线策略来实现这一目标。具体操作如下: - 使用更精确的钻头尺寸。 - 调整盲埋孔的起始和终止层数。 - 修改设计规则文件中的最小间距参数。 #### 2. **过孔与其他导体之间间隙不足** 另一个常见的问题是过孔与其周围的导电路径之间的间隙不足以防止电磁干扰 (EMI) 或信号完整性问题。这可能导致不希望的耦合效应。 ##### 解决方案 确保所有过孔周围有足够的隔离区域,并遵循良好的 EMC 实践[^3]。可以采取以下措施: - 扩大过孔到最近邻接迹线的空气间隙。 - 应用覆铜技术填充未使用的空间,从而形成屏蔽效果。 - 利用通孔缝合加强接地平面连续性,有助于降低高频噪声传播风险。 #### 3. **受控阻抗线路附近不当布置过孔** 对于高速数字电路而言,保持传输线上特征阻抗的一致性至关重要。然而,随意添加过多靠近关键网络节点处的过孔会影响该特性阻抗匹配情况。 ##### 解决方案 预先规划好哪些地方允许插入额外连接点;必要时候采用微带线/带状线模型计算工具辅助判断合适位置再动手执行实际打样前模拟分析确认无误后再正式投产制造流程里严格执行既定标准规范要求[^1]. ```python def check_drc_vias(via_list, min_distance): """ Function to verify the minimum distance between vias. Args: via_list (list): List of tuples containing coordinates and layers for each via [(x,y,layers), ...]. min_distance (float): Minimum allowed distance between any two vias. Returns: bool: True if all pairs meet the criteria; False otherwise. """ from itertools import combinations def euclidean_dist(p1,p2): return ((p1[0]-p2[0])**2+(p1[1]-p2[1])**2)**0.5 for v1,v2 in combinations(via_list,2): dist = euclidean_dist((v1[0],v1[1]),(v2[0],v2[1])) # Ensure they are not on overlapping layers as well common_layers = set(v1[-1]).intersection(set(v2[-1])) if common_layers and dist<min_distance: return False return True ``` 上述 Python 函数可用于初步筛查是否存在因距离太近引发冲突隐患的情况列表 `via_list` 包含每根柱子坐标加上所属层面信息元组形式表示出来比如[(x1,y1,[layerA])...]其中最后一个元素代表它贯穿哪几层板面最后返回布尔值表明当前设定下是否全部合规。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

程序猿徐师兄

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值