lattice的逻辑分析仪的使用

    1、用reveal inserter添加.rvl的逻辑分析核，没有什么特别的，TE的expression指向TU就可以了，可以设置多个条件；

    2、生成配置文件配置fpga；

    3、配置reveal analyzer生成.rva抓取波形就可以了。

   调试了几天，reveal analyzer抓取波形时老是提示时钟过慢或者没有，注意几点。reveal analyzer在配置完fpga后按照向导配置一遍，USB JTAG驱动类型、芯片能检测到后再指定.rvl，然后再打开reveal analyzer。