Lattice Diamond在线调试Reveal Analyzer使用教程

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

Lattice Diamond在线调试Reveal Analyzer使用教程
1、插入Reveal Inserter，直接点击Reveal Inserter图标或者从Tools打开Reveal Analyzer。


2、在“Trace Signal Setup”窗口设置采样信号、时钟、深度等，将“Design Tree”中需要抓取的信号“COME_5V_EN”等拖入“Trace”窗口，将采样时钟“CPLD_50M_CLK”拖入“Sampl Clock”,并设置采样深度“Buffer Depth”。

3、在“Trigger Signal Setup”中设置信号的触发模式，将观察信号“COME_5V_EN”等拖入“Trigger Unit”窗口,Operator设置触发模式，Expression中设置“TU1”。

4、先点击“Design Rule Check”进行设置检查，之后点击“Insert Debug”并保存debug1至工程。

5、勾选Bitstream File，并编译生成Bit文件（用于调试下载），并烧录至CPLD芯片中。

6、直接点击Reveal 图标或者从Tools打开Reveal Analyzer，选择下载器，扫描器件，选择配置rvl文件，界面见下图。

7、采集观察信号的波形，根据需求更改信号的触发条件，并观察信号波形，见下图。