RAM存储器接口设计

          SDRAM在系统中主要用作程序的运行空间，数据及堆栈区。当系统启动时，处理器首先从复位地址起始处开始读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统堆栈、用户堆栈以及运行数据也都放在SDRAM中。

1  SDRAM原理分析

本节先介绍了SDRAM的基本原理，然后介绍了一个具体SDRAM芯片HY57V641620HG的特性和引脚描述。

1.1  SDRAM介绍

DRAM是动态存储器Dynamic RAM的缩写，SDRAM是Synchronous DRAM的缩写，中文就是同步动态存储器的意思。从技术角度上讲，同步动态存储器（SDRAM）是在现有的标准动态存储器中加入同步控制逻辑（一个状态机），利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似常规的DRAM，且也需时钟进行刷新。可以说，SDRAM是一种改善了结构的增强型DRAM。SDRAM 的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。由此可见，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。SDRAM是多个Bank结构的，一般是一个Bank正在使用，其他Bank处于预充电状态，这样轮流读写和充电就不需要等待了，大大提高了存储器的访问速度。但是要实现这个功能，还必须增加对多个Bank的管理模块，控制Bank来进行预充电，所以在在多个Bank的SDRAM中，会有多根Bank的选择引脚。

1.2  HY57V641620HG的结构

HY57V641620HG是一个8MB的CMOS同步DRAM，尤其适合大容量存储和高带宽的存储场合。HY57V641620HG分为4个Bank，每个Bank大小为2MB。它所有的输入和输出是和时钟输入上升沿同步的，且电平与LVTTL相兼容。内部数据通道提高了带宽。特性如下：

l         单电源供电，电压3.0V~3.6V

l         54引脚TSOP II封装

l         所有引脚与LVTTL接口兼容

l         所有输入输出参考系统时钟

l         具有UDQM或LDQM数据屏蔽功能

l         可编程脉冲宽度和脉冲类型

l         可编程CAS#反应时间

l         自动刷新和自我刷新功能

l         64ms 内4096个自动刷新周期

1  引脚分配图

引脚描述如表所示。

表                            RAM引脚描述