PCIE标准共享，以及其机械尺寸图

已于 2023-10-23 09:43:50 修改
阅读量9.5k 收藏 23
点赞数 4
分类专栏： 笔记 文章标签： 机械尺寸图 PCB封装 厚度要求 绘制 记录
于 2021-12-09 00:37:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/anlog/article/details/121804499
版权
这篇博客记录了一张机械尺寸图，旨在方便后续的PCB封装绘制。文中提到了pcb的特定厚度要求，强调了这些细节对于设计的重要性。作者anlog在2021年12月9日进行了此记录。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

标准共享链接

链接：链接：https://pan.baidu.com/s/1VCeIt28VuiXiyI8Mh7iPvg 
提取码：uzlt 

机械尺寸图

 记录机械图主要是方便后续绘制封装。

pcb其他尺寸

注意图中pcb厚度要求

特此记录

anlog

2021年12月9日

PCIe板卡结构尺寸
Kevin.Cai
07-22 3万+
第一部分，板卡尺寸&对应挡板 第二部分，定位信息 第三部分，金手指参数 参考资料： PCI Express 1x, 4x, 8x, 16x bus pinout PCI Express Card Electromechanical Specification Revision 3.0 pcie-xxx-02-x-d-th-footprint， Samtec ...
PCIE板卡设计参考
07-13
PCI Express® Card Electromechanical Specification Revision 2.0
PCIEBPMCx4板卡
weixin_43549463的博客
12-08 585
功能描述 接口：PCI,PCI-X接口，支持PCIE 4，8，16 或32 lane连接器。 时钟：133，100，66，50，33，25MHZ PCI(X)时钟频率 总线宽度支持： 32位或64位 电源：PCIE提供12V电源，板上提供12V转5V供给PMC模块 软件接口：透明传输，寄
PCIE各型号规格的尺寸（半高/全高/半长/全长）
亮仔的小天地
07-21 1万+
PCIE尺寸参数
PCIe外接卡标准尺寸
Tolines的博客
07-18 5727
为了复用现有机箱PCIe插槽，定义了两种PCIe外接卡的高度：即全高（Standard height）111.15 mm (4.376 inches)和半高（half height）68.90 mm (2.731 inches)；两种PCIe外接卡的长度：全长（full length）312.00 mm (12.283 inches)，半长（half length）167.65 mm (6.600 inches)据此，半高半长PCIe外接卡的尺寸为：高度小于68.90 mm且长度小于167.65 mm。
PCIe板卡标准尺寸
最新发布
muyangjun的专栏
11-13 5034
（Standard height）111.15 mm (4.376 inches)和。两种PCIe外接卡的高度，即。一、PCIe板卡(裸板。
PCI-E 全高/半高/全长/半长尺寸
热门推荐
qq_40310512的博客
10-09 2万+
PCI-E 全高 半高 全长 半长 这几个长度分别如下： 1、半长 half length 不超过167.65mm。 2、全长 full length 不超过312.00mm。 3、半高 half height 不超过68.9mm。 4、全高 full height 不超过111.15mm 。
PCIe 物理尺寸和形状
程永强
08-07 4508
PCIe 物理尺寸和形状
PCIE x1、x4、x8、x16，1.0、2.0、3.0、4.0、5.0 傻傻分不清
qq_43080258的博客
09-24 2万+
PCI-E 各种规格和版本的速率
PCIE —2.0
11-04
- **1.6 机械概览**：概述了PCI Express插槽和设备的物理尺寸和其他机械特性。 #### 2. 辅助信号 这一部分详细描述了PCI Express 2.0中使用的辅助信号，包括参考时钟等。 - **2.1 参考时钟** - **2.1.1 低压摆动...
PCI-E Mini 接口封装，模块尺寸标准，pcb画板有用
12-08
pcb设计mini PCI-E模块的尺寸标准 pcb设计mini PCI-E接口板尺寸标准
PCIE规范详细文档
09-15
Traditional multi-drop, parallel bus technology is approaching its practical performance limits. It is clear that balancing system performance requires I/O bandwidth to scale with processing and application demands. There is an industry mandate to re-engineer I/O connectivity within cost constraints. PCI Express comprehends the many I/O requirements presented across the spectrum of computing and communications platforms, and rolls them into a common scalable and extensible I/O industry specification. Alongside these increasing performance demands, the enterprise server and communications markets have the need for improved reliability, security, and quality of service guarantees. This specification will therefore be applicable to multiple market segments. Technology advances in high-speed, point-to-point interconnects enable us to break away from the bandwidth limitations of multi-drop, parallel buses. The PCI Express basic physical layer consists of a differential transmit pair and a differential receive pair. Dual simplex data on these point-to-point connections is self-clocked and its bandwidth increases linearly with interconnect width and frequency. PCI Express takes an additional step of including a message space within its bus protocol that is used to implement legacy “side- band” signals. This further reduction of signal pins produces a very low pin count connection for components and adapters. The PCI Express Transaction, Data Link, and Physical Layers are optimized for chip-to-chip and board-to-board interconnect applications. An inherent limitation of today’s PCI-based platforms is the lack of support for isochronous data delivery, an attribute that is especially important to streaming media applications. To enable these emerging applications, PCI Express adds a virtual channel mechanism. In addition to use for support of isochronous traffic, the virtual channel mechanism provides an infrastructure for future extensions in supporting new applications. By adhering to the PCI Software Model, today’s applications are easily migrated even as emerging applications are enabled.
EEtop 各种板卡设计规范 包含PCIE等
07-13
PCI 是由 Intel 公司 1991 年推出的一种局部总线，PCI 插槽是基于 PCI 局部总线(Pedpherd Component Interconnect，周边元件扩展接口)的扩展插槽，其颜色一般为乳白色，位于主板上 AGP 插槽的下方，ISA 插槽 的上方。其位宽为 32 位或 64 位，工作频率为 33MHz,最大数据传输率为 133MB/sec(32 位)和 266MB/sec(64 位)。 可插接显卡、声卡、网卡、内置 Modem、内置 ADSL Modem、USB2.0 卡、IEEE1394 卡、IDE 接口卡、RAID 卡、电 视卡、视频采集卡以及其它种类繁多的扩展卡。PCI 插槽是主板的主要扩展插槽，通过插接不同的扩展卡可以获 得目前电脑能实现的几乎所有功能，是名副其实的“万用”扩展插槽
各种PCI办卡板卡规范
10-20
各种PCI办卡板卡规范,本文对PCI,PCI-E,CPCI，PC104 板卡进行说明
各类板卡的物理尺寸规范
06-16
详细描述PCI,PCI-E,CPCI，PC104 板卡知识及其物理尺寸规范。使用大量结构尺寸图进行说明。为应用提供参考。
PCIE协议版--M.2接口规范V1.0中文版1——物理规格篇
想你所想，做你所做
07-19 3376
5.1.3.双模块键模块：同时支持Socket1-DP、Socket1-SD。2.4.7.3.3.双面模块（使用H2.8、H3.2、H4.2连接器）6.5.8.2.5.热设计功率响应-带有风扇类别的薄平台笔记本电脑。2.3.7.1. Socket1&2射频连接器PIN-OUT。5.2.2.Socket2 PIN-OUT（机械KEY B）3.2.10.1.3.极薄的笔记本电脑的电源开关顺序的例子。5.1.1.Socket1-DP（机械KEY A）5.1.2.Socket1-SD（机械KEY E）
【PCIe设备驱动开发】：机械与电气规范在驱动开发中的影响
本文首先概述了PCIe设备驱动开发的基本概念和理论基础，紧接着深入探讨了PCIe的机械与电气规范，如接口技术、电气特性、机械结构和连接器。在理论基础上，本文详细解释了PCIe设备驱动的架构、配置空间操作、错误处理...
【PCIe数据中心应用】：机械与电气规范在大规模部署中的重要角色
本文首先介绍了PCIe技术的基本概念及其在数据中心的应用背景，随后深入解析了PCIe的机械与电气规范，重点探讨了其在数据中心的应用和实践案例。文章详细讨论了PCIe设备的安装、散热、信号传输、电源管理以及网络应用...
【PCIe扩展槽选型宝典】：如何精准选择扩展卡的机械与电气考量
通过详细分析扩展槽的尺寸、形状、连接器类型及其对热插拔技术的支持，文章深入探讨了PCIe标准的演进、传输速度、带宽需求及供电能力。此外，本文还提供了针对不同行业应用的选型建议，讨论了系统兼容性测
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值