在verilog中,循环移位操作应该这样进行 led <= {led[6:0],led[7]}; //循环移位操作 转载于:https://www.cnblogs.com/wenhaoele/p/5183017.html