Linux下C和C混编的一个例子

一、前言

       由于Linux下C和C++编程自己还不是很熟练，在这里记下C文件中调用C++函数以及C++调用C函数的一些方法，C使用gcc编译，C++使用g++编译。

二、C中调用C++

       同一目录中，新建main.c，Add.cpp及头文件Add.h，相应内容为：

<span style="font-size:14px;">//main.c
#include <stdio.h>
#include "stdlib.h"

extern int add(int x , int y);   //要使用的C++函数使用extern声明

int main(int argc , char **argv )
{
        int x , y , z ;
        if(argc == 3){
                x =  atoi(argv[1]);
                y =  atoi(argv[2]);
                printf("x + y = %d\n" , add(x , y));
        }else{
                printf("error!\n");
        }
}
/Add.h/
#ifndef _ADD_H
#define _ADD_H
#include <vector>

extern "C" int add(int x , int y);  // 头文件中C++函数声明使用extern "C"

#endif

//Add.cpp///
#include "Add.h"

int add(int x , int y)
{
        std::vector<int> vx, vy;
        vx.push_back(x);
        vy.push_back(y);

        return vx[0]+vy[0];
}</span><span style="font-size:18px;">
</span>

以上中，main.c调用了Add.cpp中的add函数，该函数提供了C接口，内部使用了STL的vector。Makefile可以这样写，用g++链接，用gcc和g++分别编译C和C++文件。

<span style="font-size:14px;">#Makefile
SRCFILE = main.c Add.cpp Add.h
OBJFILE = main.o Add.o
CKK = g++
CC = gcc
TARGET = c_main

$(TARGET):$(OBJFILE)
        $(CKK) -o $@ $(OBJFILE) 
$(OBJFILE):$(SRCFILE)
        $(CKK) -c Add.cpp
        $(CC) -c main.c

.PHONY : clean
clean :
        rm -rf $(TARGET) $(OBJFILE)</span>

执行make，并输入命令行参数，可得结果如下

三、C++中调用C

       在工程目录下新建main.cpp、Sub.c、Sub.h，相应内容为：

main.cpp//
#include <iostream>
#include <stdlib.h>
#include "Sub.h"      //包含了C相应的头文件

int main(int argc ,char ** argv)
{
        int x , y ,z;
        if(argc == 3){
                x = atoi(argv[1]);
                y = atoi(argv[2]);
                std::cout<<"x - y = "<< sub(x , y)<<"\n";
        }else{
                std::cerr<<"Error!!\n";
        }
}

 Sub.h //
#ifndef _SUB_H
#define _SUB_H

#ifdef __cplusplus  //使用宏声明，表示当前源代码被当中C++源代码处理
extern "C" {       //使用extern "C"声明c函数
#endif

int sub(int x , int y);
#ifdef __cplusplus  
}
#endif

#endif


 Sub.c //
#include "Sub.h"

int sub(int x , int y)
{
        return x - y ;
}

Makefile的编写与之前类似，如下：

#Makefile
SRCFILE = main.cpp Sub.c Sub.h
OBJFILE = main.o Sub.o
CKK = g++
CC = gcc
TARGET = cpp_main

$(TARGET):$(OBJFILE)
        $(CKK) -o $@ $(OBJFILE) 
$(OBJFILE):$(SRCFILE)
        $(CKK) -c main.cpp
        $(CC)  -c Sub.c

.PHONY : clean
clean :
        rm -rf $(TARGET) $(OBJFILE)

执行make生成可执行文件，输出命令行参数，结果如下：