知识背景
- 了解压摆率的概念和影响;
关于放大器中的SR参数
再谈运放SlewRate-SR - 了解共射级放大电路原理。
压摆率SR(SlewBate)是放大器的核心参数之一,我想探究一下如何才能提高压摆率。
等效模型
共射级放大电路基本模型
~~~~~~~
大多数放大器芯片的放大环节都是采用的共射级放大电路,本次试验用的电路是在共射级电路的基础上从输出端又接了推挽电路,不过测量点还是在“Vc”,所以只贴出共射级部分。
晶体管等效模型
~~~~~~~
三极管内部存在电阻电容,其等效模型如下:
~~~~~~~
晶体管基极存在串联电阻rb,在各端子之间存在电容Cbc,Cbe,Cce 。
在这里成为问题的是基极—集电极之间的电容Cbe。
~~~~~~~
等效之后的共射级放大电路如下:
~~~~~~~
基极端子的交流电压Vb=Vin,集电极端子的交流电压Vc=-VinAv,(这里涉及到共射级放大电路的放大原理,如果不想深究原理,可以直接认为放大后Vc就等于-VinAv,跳过放大原理)。所以在Cbc上施加的电压为:
~~~~~~~
~~~~~~~
~~~~~~~
~~~~~~~
~~~~~~~
Vb-Vc=Vin-(-VinAv) = Vin(1+Av)
~~~~~~~
因此在Cbc上流动的电流是:Cbc上施加Vin时的电流的(1+Av)倍(因为加了(1+Av)倍的电压)。
~~~~~~~
因此,从基极端来看Cbc时,可以将Cbc看成具有(1+Av)倍的电容器。这就是所谓的密勒效应。
~~~~~~~
就是说,在“共射级放大电路等效电路”中的晶体管输入电容Ci是1+Av倍的Cbc和Cbe之和,即Ci=Cbc(1+Av)+Cbe。Ci与基极输入电阻rb形成低通滤波器,这也就是为什么密勒效应会影响放大电路的频率特性,就是因为这个低通滤波器的存在。
密勒效应影响下的压摆率会如何表现
~~~~~~~
运放的压摆率(或者说是共射级放大电路的压摆率)主要是由于对密勒电容充电的快慢所决定的。密勒电容的大小会影响运放的压摆率,同时也会影响运放的带宽(就是那个低通滤波器影响了频率特性)。想要提高压摆率一是加大对密勒电容的充电电流,二是减小密勒电容。
~~~~~~~
一般超低功耗放大器的SR都非常小,因为他对密勒电容的充电电流小。
从手册里查找密勒电容
晶体管手册里有两种方式来表示。
-
用“用Output Capacitance”Cobo或者叫Cob值来表示。下图图片中密勒电容最大是10pF。
-
以Cbc与rb的乘积来表示(记作Ccrbb’,单位为s(秒))。显然Cbcrb越小,表示密勒电容越小。
不同密勒电容下测试的压摆率大小
~~~~~~~
测试1,选用的三极管的Cobo=3.5pF。看示波器界面右侧黄色通道测量的“rise time”,是187ns;这就是公式中的“dt”。红色框选的稍微有点平的区域是因为推挽电路的交越失真。不在该文章讨论范围内,忽略它。
~~~~~~~
测试2:选用的三极管的Cobo=10pF,“rise time”=310ns;波形有很大的毛刺有示波器探头接入不合理的原因,也有电路噪声本身的原因,忽略它。
~~~~~~~
测试3:在Cobo=10pF三极管的基础上,在B级和C级之间接入200pF电容,人为的增加密勒电容。“rise time”= 722ns。发现“dt”明显增加了。
~~~~~~~
测试4:在Cobo=10pF三极管的基础上,在B级和C级之间接入更大的100nF。“rise time”= 46us。“dt”变的更大了。同时波形也变的更加顺滑噪声也小了。是因为密勒电容增加使得低通滤波器的截至频率下降了,滤掉不少高频噪声。
总结
- 从测试结果看,晶体管B级和C级之间的密勒电容对压摆率起着决定性作用。
提高压摆率的建议
- 选用密勒电容小的器件;
- 使用沃尔曼电路;