运放失真罪魁祸首之压摆率和增益带宽积

1.什么叫压摆率？

做1pps驱动电路[1]，

• [ 1PPS：秒脉冲英文全称：Pulse Per Second ] 1pps概念

要求上升沿≤5ns，FPGA输出的信号用运放跟随增强驱动后，发现上升沿达不到要求。为什么呢?因为没有考虑到一个重要的指标，压摆率。压摆率是指：输入为阶跃信号时，闭环放大器的输出电压时间变化率的平均值。即输入一个理想的阶跃信号，输出会是一个带斜率信号，这个信号的爬升速率就是压摆率。

看一下这个运放的压摆率(Slew Rate)：

• [ 图中给出的slew Rate 为4V/us 换算过来即为5ns爬升20mV]

2.压摆率的脉冲增强电路

根本达不到要求啊，5ns只能爬升20mV，所以，上升沿根本达不到设计需求。怎么办呢?后期飞线增加了一个脉冲增强电路。

脉冲增强电路C4和R4，相当于一个微分电路C4和RL(当C x RL远小于压摆率时间)加一个直流电阻R4，使得负载RL上的信号边沿变得更加陡峭。分析一下：

• [ 微分电路？]

a.电容C4与RL形成分压电路，根据下图的计算公式，C4上电压的变化率等于RL上的电压值。