基于FPGA的YOLOV5s神经网络硬件部署

一 YOLOV5s

     本设计以YOLOV5s部署于FPGA上为例进行分析概述。YOLOV5s网络主要包括backbone、neck、head三部分。

       涉及的关键算子：

• Conv：卷积，包括3*3、1*1，stride=1/2
• Concat：
• Upsample:
• Pooling：
• ADD

二 评估

       硬件加速器资源和网络部署评估。FPGA以Ultra96为例， ZU3EG资源如下图所示。   

       网络量化为INT8，结合硬件资源BRAM、DSPs及通信带宽，我们评估将YOLOV5s部署到ZU3上，300MHz主频下性能大概可以做到16FPS(该硬件架构下，理论最高28FPS)。 

三 具体部署--待续

1、硬件框架

2、模拟器验证

3、FPGA仿真验证

4、实际硬件部署

四 结论