PHY芯片88E1512之FPGA

        

 

使用DSP或zynq等配置88E1512只要搞清楚88E1512的寄存器配置，通过调用底层的MDIO驱动函数进行配置即可，而使用FPGA连接88E1512时，需要不仅需要搞清楚88E1512的寄存器配置，还要自己模拟MDIO的控制时许，这个过程中遇到的问题会增加很多。

        首先解析88E1512的寄存器配置。

        下图为MDIO的配置时许，FPGA模拟该时序进行MDIO的配置，其中88E512的MDC最大支持12MHz.

 注意在配置时，需要按照上图中，在每个寄存器操作之前，加入32bit的1.

 对于实现千兆网的SGMII配置，只需要配置如下三个寄存器

1. page18 reg20寄存器（General Control Register 1）各数据位介绍

图 3 page18 reg20寄存器各位介绍

1. page2 reg21寄存器（MAC Specific Control Register 2）各数据位介绍

1. page0 reg0 寄存器（Copper Control Register）各数据位介绍

 

        本文介绍88E1512通过SGMII连接V7，FPGA使用的时axi ethernet PCS/PMA IP核。