计算机组成原理－－同步加法器

　　在上一篇博文（计算机组成原理－－加法器的速度-CSDN博客）中，讨论了 “级联式” 加法器的速度问题。

　　“级联式” 加法器的各级加法运算，是从低位到高位逐位进行的。这种方法虽然完全符合人类的算法，但是，也带来了速度低的缺点。而且，相加的位数越多，速度就越低。

　　为了提高加法器的工作速度，就要抛弃 “逐位进行” 的算法，而是让各个二进制位同时相加。那么，各个位的和，就会在同一步调下产生。因此就必须抛弃全加器原来的电路了，重新设计每个位的进位算法与电路。

　　在上一篇博文中，已经给出了四位加法器的四个进位（C4C3C2C1）的电路。再用它们与每一位的输入进行运算，即可同时算出四个位的和（S4S3S2S1）。

　　这种加法器电路，可以称为：同步加法器。四位的同步加法器电路如下：