ZYNQ随笔——AXI4总线

1. AXI4通道
读地址通道(Read address channel, AR)
写地址通道(Write address channel, AW)
读数据通道(Read data channel, R)
写数据通道(Write data channel, W)
写响应通道(Write response channel, B)
每个通道由一个信号构成，并且使用双向的VALID和READY握手信号机制。
2. AXI4信号定义

3. AXI4读写波形
AXI4突发写波形，如下图所示。

AXI4读突发波形，如下图所示。

4. AXI4-Lite
AXI4-Lite接口是AXI4接口的子集，规模较小，有如下特点：

• 所有交易的突发长度为1
• 所有访问数据的宽度相同
• 只支持32位或64位访问
• 所有访问AWCACHE和ARCACHE等于0
• 不支持互斥操作