ALLEGRO 16.6 DRC 报错及解决

最新推荐文章于 2023-03-24 16:57:17 发布
最新推荐文章于 2023-03-24 16:57:17 发布
阅读量7.8k 收藏 5
点赞数
分类专栏： cadence 文章标签： allegro 16.6 drc
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bllovetutu/article/details/101012036
版权

1、#1 ERROR(ORCAP-36052): Value for property PCB Footprint contains carriage return for RP1.

问题描述及解决：封装名包括空格或回车，delete后重新填写

2、#1 ERROR(ORCAP-36033): Net named "NC" found on the design. Please rename the net.

问题描述及解决：网络名不能为NC，将NC网络名删掉，该引脚设置no connect   的“X”标识

 

山里天空蓝
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Allegro因为DRC报错无法使用走线居中命令的解决办法
weixin_54787054的博客
02-03 753
使用居中命令就会出现报错，如图，因为居中后线距离孔的间距仍然不足。在用Allegro做PCB设计的时候，走线居中是非常实用的功能。但是这个功能只能在走线居中不会产生DRC的使用。因为DRC报错无法使用走线居中命令的解决办法。下面介绍遇到这种情况的解决办法，具体操作如下。
Allegro DRC 错误代码释义
11-13
Allegro DRC 错误代码释义 cadence Comtech
ALLEGRO使用（V16.2）-DRC错误代码对照
周勇胜的Blog
05-31 1万+
<br /><br /><br />代码<br /><br />相关对象<br /><br />说明<br /><br />单一字符代码<br /><br />L<br />Line<br />走线<br /><br /><br />P<br />Pin<br />元件脚<br /><br /><br />V<br />Via<br />贯穿孔<br /><br /><br />K<br />Keep in/out<br />允许区域/禁止区域<br /><br /><br />C<br />Compone
ALLEGRO所有DRC错误解释
11-09
最全的ALLEGRO PCB中DRC错误解释，提高设计效率！
allegroDRC错误：Package to Room Spacing (-681.00 -410.00) 0 MIL 2015.57 MIL NONE DESIGN
qq_45357499的博客
11-25 856
使用allegro的时候出现很多如下DRC错误：Package to Room Spacing (-681.00 -410.00) 0 MIL 2015.57 MIL NONE DESIGN.....
Allegro 16.6 给动态铜皮指定网络的时候***Net VCC was selected. Resuming current application。
q三生有幸的博客
02-25 1603
跟着视频里点击操作，但是发现自己的就是不行，指定失败时候出现的是以下指定网络框???? 解决办法???? 是没有正确选中铜皮导致的。 选中功能 然后把鼠标放在画好的动态铜皮上 再点一下 再点击要指定的网络，就可以了。 ...
Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？
热门推荐
追逐火焰的飞蛾
08-20 2万+
把same net DRC打开，过孔在焊盘上有DRC出现 Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed; Set>Constraints...>点击Physical(lines/vias)rule set栏中的set D
allegro16.6打开就弹出报错信息，无法打开allegro画图
10-21
"Allegro 16.6 打开报错解决方案" Allegro 是一个功能强大的 PCB 设计软件，它广泛应用于电子设计自动化（EDA）领域。然而，在使用 Allegro 16.6 时，可能会出现打开报错信息，无法打开 Allegro 画图的情况。本文将...
Allegro16.6约束规则设置详解-SCC
05-19
Allegro16.6版本提供了强大的约束规则设置功能，以确保电路板设计的精确性和可靠性。以下是对Allegro16.6约束规则设置的详细说明。 **一、基本约束规则设置** 1. **线间距设置**： - **默认间距规则**：通过CM...
Allegro16.6培训教程（中文版）
05-19
《Allegro16.6培训教程》中文版是一份专为学习Allegro PCB设计软件的详尽指南。Allegro是Cadence公司推出的高级印制电路板（PCB）设计工具，广泛应用于电子设计自动化领域。本教程旨在帮助用户理解和掌握Allegro16.6...
allegro 16.6封装更新问题 及异型焊盘问题
10-21
在电子设计自动化（EDA）领域，Allegro是一款广泛使用的PCB设计软件，它提供了从原理图设计到PCB布局布线的全套解决方案。在使用Allegro 16.6进行PCB设计时，可能会遇到封装更新以及异型焊盘的问题。下面将详细讨论...
Allegro 16.6 等长设置规则
09-21
### Allegro 16.6 等长设置规则详解 在现代电子设计自动化(EDA)领域中，Allegro 是一款广泛使用的PCB设计软件，它提供了强大的功能来帮助工程师进行复杂的电路板设计。其中之一就是等长设置规则，这对于确保高速...
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
谢绝留言与私信
08-31 3242
用allegro的区域规则, 消除元件管脚间距太小的DRC报错.
Cadence SPB17.4 - Allegro - 铺铜后DRC报错
tianpu2320959696的博客
01-13 4799
0000
cadence allegro 学习记录（一）
alone_l的博客
03-24 2305
介绍在cadence allegro中原理图相关的操作
错误处理(Error-Handling)：为何、何时、如何
wei_yongtao的专栏
04-27 431
<br />详见：http://blog.csdn.net/pongba/archive/2007/10/08/1815742.aspx
cadence SPB17.4 capture and cis 全部错误消息列表
谢绝留言与私信
03-31 2万+
前言 在整理层次原理图，中间遇到好多编译警告和错误。 刚将封装之外的错误和警告都消掉了。 再想，官方对于错误消息有没有一个汇总和解释呢？ 在本地帮助文件中找到了, capture的所有错误消息说明文件如下： file:///D:/Cadence/SPB_17.4/doc/orcadmsgref/ORCAP_Messages.html OrCAD Capture Messages Reference Guide Product Version 17.4-2019, October 2019 4 ORCAP M
源代码-创意互动网站导航（ASP静态版） v1.0.zip
最新发布
08-24
源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip 源代码-创意互动网站导航（ASP静态版） v1.0.zip
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值