本文档及此文档系列中使用zcu102开发板的全部文档均使用以下开发环境:
- zcu102开发板
- Windows 10
- Vivado 2018.2.1
- Matlab 2017b
本文首先说明了PL开发的完整流程,再对仿真和调试功能进行单独说明。
本文所用Vivado工程见 https://download.csdn.net/download/botao_li/10877016
建立工程
启动Vivado,选择Create Project
进入新建工程向导
在Project Name页设置工程名称及路径
在Project Type页选择RTL Project,并且选中Do not specify sources at this time
在Default Part页选择zcu102开发板
完成后点击Finish,建立工程完毕
添加时钟
根据ug1182 zcu102 evaluation board user guide,当前工程使用板上125MHz固定频率差分时钟。
由于管脚所在Bank为HIGH_DENSITY IO Bank,不能使用PLL或者MMCM等时钟模块,因此先由IBUFDS转化为单端时钟后直接使用。IBUFDS调用代码见添加设计文件部分的代码。
添加设计文件
在Sources窗口选择Add Sources
在弹出的Add Sources窗口,选择Add or create design sources
在Add or Create Design Sources页选择Create File
在弹出窗口中输入文件名称
回到Add Sources窗口点击Finish
弹出的Define Module窗口中设置模块的输入输出端口,并选择OK
在Sources窗口双击新建的模块,编辑代码
打开