基于Quartus Prime Std 18.0的FPGA基础开发流程

最新推荐文章于 2024-06-17 00:01:52 发布
最新推荐文章于 2024-06-17 00:01:52 发布
阅读量9.9k 收藏 62
点赞数 18
分类专栏： FPGA 文章标签： FPGA Quartus Altera 基础 开发流程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/botao_li/article/details/84312917
版权
本文详细介绍了基于Quartus Prime Std 18.0的FPGA开发流程，包括软件安装、工程创建、配置多处理器编译、添加HDL文件和IP、仿真、综合、管脚约束、时钟约束、编译、下载以及使用Signal Tap进行调试。适合FPGA初学者参考。
摘要由CSDN通过智能技术生成

基于Quartus Prime Std 18.0的FPGA基础开发流程

本文原始文档及代码工程上传至https://download.csdn.net/download/botao_li/10797443
也许对新入门FPGA的朋友有所帮助

软件版本

Quartus Prime Standard Edition 18.0 Windows

安装

进入Intel官方网站，打开左上角的产品菜单在这里插入图片描述
选择FPGAs和可编程的设备
在这里插入图片描述
选择设计工具和软件
在这里插入图片描述
在页面下方选择下载
在这里插入图片描述
在下载页面根据器件选择版本，最好选择直接下载
在这里插入图片描述
一般情况在“组合文件”中选择Complete Download就可以了，但是如果为了节约磁盘空间，可以在Multiple File Download中选择Quartus软件和必要的Device Package。如果对Quartus软件非常了解，根据开发需要在“独立文件”和“其它软件”中选择下载。
在这里插入图片描述
下载完成后将所有文件解压至同一文件夹下，运行QuartusSetup*.exe可执行文件，根据提示安装。该安装文件会自动查找同一文件夹下的软件组件和Device Package。（下图内容中的软件组件可能与默认的安装包不同）
在这里插入图片描述

流程

1. 建立工程

启动Quartus，在Home项面或者File菜单项打开New Project Wizard
在这里插入图片描述
在这里插入图片描述
后续配置依照提示完成，选择Finish完成。

2. 配置多处理器编译

在Assignments菜单选择Settings项，弹出对话框后进入Compilation Process Settings页，选中Use all available processors或者设置Maximum Processors allowed
在这里插入图片描述

2. 添加HDL文件

在File菜单选择New或者用Ctrl+N打开新建对话框，选择Verilog HDL File
在这里插入图片描述
弹出文本编辑器

最低0.47元/天 解锁文章
bt_
关注
  • 18
    点赞
  • 踩
  • 62
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
Day2-3开发流程篇之Quartus prime 18.0
qq_43416206的博客
08-12 182
35、选择输出的类型为.jic，在configuration device选择EPCQ16(代表16Mbit的容量)，file name是输出的文件名，改成与工程名一致。输入 0 0 ->0 0 1 ->0 1 0->0 1 1->1，可以得出结论设计的2输入与门仿真正确。23、按照下图1-9的步骤设置使用的仿真脚本，仿真脚本就是我们写的and_gate2_1_tb.v文件。32、程序固化、FPGA是基于SRAM设计的，所以程序掉电丢失，需要将程序烧写进flash里。
基于Quartus Prime的NiosII基础开发流程
bt_的博客
11-23 1万+
基于Quartus Prime的NiosII基础开发流程 软件版本：Quartus Prime Standard Edition 18.0 Windows 1. 建立工程 启动Quartus Prime选择New Project Wizard 设置工程名及工作目录 根据提示使用默认配置直到器件选择页面，选择FPGA型号 2. 建立顶层模块 在File菜单选择New 在弹出窗口中选择Bloc...
quartus13.0 FPGA开发步骤2021-06-30
zzw110_的博客
06-30 175
quartus13.0 FPGA开发步骤 1、根据任务画输入输出波形图 2、新建工程，选择FPGA型号 3、编写.v文件 4、添加.v文件到工程 5、编写tb.v文件 6、点击“分析与综合”按钮 5、添加到工程中并匹配仿真软件 8、绑定引脚 9、sof文件烧入，调试，烧进去后不必断电 10、生成jic文件 程序固化，烧进去后断电后上电 ...
基于Quartus Prime18.1的安装与FPGA的基础仿真（联合Modelsim）教程
最新发布
weixin_61800684的博客
06-17 1473
有手就行，最基础的基于Quartus的FPGA/CPLD应用开发与仿真测试，澄澈大学生PLUS版
quartus如何使用FPGA开发板进行在线调试（使用在线逻辑分析仪 signalTap的操作步骤）
weixin_42279450的博客
01-13 6752
实现**将程序烧录到fpga开发板中**，并在**quartus中使用一种工具**signalTap**实现在线读取FPGA开发板上的每个模块的信号**，进行**在线调试**。
简单的Quartus 18.0 入门级别使用（一）——创立new project
张小白的博客
06-26 7825
我们首先建立一个概念，Verilog HDL程序由很多module组成，主要就是顶层module，测试module（testbench）和其他module。 一个file，一个module。所以有多少个module，就要new 多少个file。 好滴，接下来我们就来使用一下Quartus 18.0. 1、打开Quartus，点击图中圈出的东西 2、到这里为止，都是一直ne...
Quartus 18 新手使用教程
diaofan5370的博客
10-04 2013
最近需要做个小作品，用到了Quartus 18，本人采用vhdl语言进行的开发，过程如下。 1.点击新建一个工程 ​ 2.选择工程保存的路径，填写工程名称 ​ 3.选择工程类型为空的工程 ​ 4.不添加任何文件，直接点next ​ 5.选择设备类型，一定要进行选择，否则后面编译仿真时可能会出错 ​ 6.EDA Tools Settings中的仿真工具选择models...
quartus prime 18.0标准版和专业版破解软件
09-08
quartus prime 18.0标准版和专业版破解软件，最新intel altera FPGA/CPLD 编译软件破解器
基于QUARTUSII的FPGA波形发生器 fpga开发.pdf
04-22
基于QUARTUSII的FPGA波形发生器设计 本设计基于QUARTUSII软件平台，使用VHDL语言设计了一种FPGA波形发生器，能够生成正弦波和不同占空比矩形波信号。设计中使用了EDA/SOPC实验平台上的FPGA及DAC，实现了键盘控制...
Quartus Prime 18.0与ModelSim的安装
bilvqing108的博客
04-05 1万+
Quartus Prime 18.0与ModelSim的安装 Altera器件库安装 USB Blaster驱动程序安装
Quartus联合 ModelSim仿真及测试
小王在努力...的博客
03-22 3844
Quartus联合 ModelSim仿真及测试。
谈谈FPGA设计的实现过程-基于Quartus II
OpenFPGA的博客
12-09 6147
相信不少同学，在刚接触FPGA的时候，就听说过所谓FPGA的实现过程。然而，编译、映射、布局、布线等等词语，听起来让人摸不着头脑。可能看了不少资料，依然感觉比较困惑，今天我们来谈谈这个问题。 00 其实概括来说，FPGA的实现过程分为2步：分析综合与布局布线。这一点，在Quartus II软件中体现的尤为明显。 这是Quartus II软件在编译时的任务栏。红框中的两步，正是分析综合与布局布线。而在Altera中，将编译与映射合称为综合。因此这样看来，整个实现过程，其实包含编译、映射、布局、布线这4个步骤
quartus 时序约束之时钟约束基本步骤
weixin_41155462的博客
06-25 7665
FPGA quartus软件时序约束之时钟约束的步骤
基于quartus的FPGA实际开发流程
weixin_44167319的博客
07-08 3389
前言： 在写这篇文章之前，大量的查找FPGA的开发流程资料。感觉网络上的开发流程书写都是复制粘贴，没有任何的实质性的实践流程，都是泛泛而谈，有思想却很空洞。现在我总结一下使用quartus软件进行FPGA开发流程的介绍，另外本人是高校在读生，只从在读生的角度看待问题。 我认为的开发流程： 首先是确定完成的思路框架，其中重点包括需要达到什么功能，选择什么芯片及工具，划分为几个模块进行。在这个工程开始...
zcu102_8_AXI_STREAM实现AXI_DMA
热门推荐
bt_的博客
01-09 1万+
AXI_STREAM的时序 AXI_STREAM接口一般用于大规模持续的无地址映射关系的流数据传输 数据从master单向流动至slave， 参考自定义IP生成的示例代码进行说明 master端接口如下： // Master Stream Ports. TVALID indicates that the master is driving a valid transfer, A transfer ...
基于QUARTUS_II的FPGA开发全流程详细教程
QUARTUS_II FPGA开发全流程详解 ...QUARTUS_II FPGA开发全流程是一个复杂的过程，涉及到FPGA开发的各个方面。但是，QUARTUS_II提供了一个完整的开发环境，能够帮助用户快速实现FPGA的设计和开发。
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值